Лекция №2. Анализ и синтез комбинационных устройств

Содержание лекции:этапы синтеза комбинационного устройства, анализ работы типовых комбинационных схем.

Цели лекции:изучить формы представления логических функций, освоить методы их минимизации и построения структурных схем, получить навыки анализа работы типовых комбинационных микросхем.

Комбинационное устройство (КУ) – это логическое устройство, выход которого определяется только состоянием его входа, то есть зависит от того, какой набор из входных переменных подается в данный момент времени. На рисунке 3 представлено КУ с тремя входами и одним выходом.

КУ

Рисунок 3 – Пример комбинационного устройства с тремя входами

Логическую функцию можно задать таблицей истинности, которая для трех входных переменных представлена в таблице 2.

Т а б л и ц а 2

N

В столбцах таблицы 2 записаны возможные наборы значений входных переменных и соответствующие им заданные значения логической функции.

Логическую функцию можно также задать структурной формулой, то есть равенством, в левой части которого записана буква, обозначающая логическую функцию, а в правой – логическое выражение. Запись, содержащая двоичные переменные, соединенные знаками логического сложения, умножения и инверсии, называется логическим выражением.

Существуют две формы записи структурной формулы: совершенная дизъюнктивная нормальная форма (СДНФ) и совершенная конъюнктивная нормальная форма (СКНФ).

СДНФ – это логическая сумма минтермов, на которых логическая функция равна 1. Минтерм – это логическое произведение входных переменных, представленных с отрицанием и без него. По данным таблицы 2, запишем структурную формулу в виде СДНФ, причем знаки инверсии ставим над теми входными переменными, которые равны 0:

Поскольку каждому набору входных переменных соответствует свой десятичный эквивалент, то структурную формулу можно представить в сокращенном виде .

СКНФ – это логическое произведение макстермов, на которых логическая функция равна 0. Макстерм – это логическая сумма входных переменных, представленных с отрицанием и без него. По данным таблицы 2, запишем структурную формулу в виде СКНФ, учитывая, что знак инверсии ставится над теми входными переменными, которые равны 1:

Структурная формула в сокращенном виде имеет вид .

Для минимизации структурных формул используются следующие методы: а) графический метод карт Карно или диаграмм Вейча при числе аргументов Х ≤ 5 ; б) при Х > 5 - метод Мак-Класки [ 6 ].

Приведем пример минимизации вышеприведенных структурных формул методом карт Карно. Количество клеток карты определяется по формуле , где n – число входов.

На рисунке 4 приведена заполненная по таблице 2 карта Карно. Из рисунка 4 видно, что каждому набору из входных переменных Х₃Х₂Х₁ соответствует свое значение логической функции в сооветствующей клетке.

Х₂Х₁


			1

СДНФ: объединяют логические 1

00 01 11 10 СКНФ: объединяют логические 0

Х₃

Рисунок 4 – Карта Карно на восемь клеток

Объединять в карте можно клетки в количестве по модулю два (2,4,8,16), по горизонтали или вертикали, рядом находящиеся или на противоположных сторонах. При объединении двух клеток пропадает одна переменная, при объединении четырех клеток – две переменные, при объединении восьми клеток – три переменные, если в объединенном пространстве эти переменные принимают противоположные значения 1 и 0.

Применяя эти правила к нашему примеру, получим следующие минимизированные структурные формулы:

ДНФ : ; КНФ: .

Анализируя полученные выражения делаем вывод, что для их схемной реализации в основном базисе (И,ИЛИ,НЕ) понадобится одинаковое число логических элементов ( пять штук). Для реализации в универсальных базисах И-НЕ или в ИЛИ-НЕ над выражениями надо поставить две инверсии и применить правило де Моргана:

Из полученных выражений видно, что число логических операций, а значит, и логических элементов, в обоих случаях выросло до шести, однако однотипность использования логических элементов делает такую схемную реализацию более привлекательной. На рисунке 5 показан пример структурной схемы в базисе И-НЕ.

Х₃ Х₂ Х₁

Рисунок 5 – Схема комбинационного устройства в базисе И-НЕ

Исходя из приведенного примера можно сделать вывод, что синтез КУ целесообразно разбить на ряд этапов:

1) запись условий функционирования КУ, которые задаются как логическая функция словесно, таблицей истинности или готовой структурной формулой;

2) запись и минимизация структурной формулы;

3) запись минимизированной структурной формулы в заданном базисе; 4) составление структурной схемы.

В цифровой технике при построении сложных устройств широко применяются не только отдельные логические элементы, но и их комбинации в виде типовых структур, выполняемых как единое целое в виде интегральных микросхем. На рисунке 6 представлены условные обозначения таких типовых комбинационных устройств, как дешифратор с организацией 3 на 8 и прямыми выходами, демультиплексор с организацией ¼, информационным входом D, инверсными выходами и адресными входами 1,2 и полный сумматор.

Дешифратор (DC-decoder) предназначен для распознавания кодовых комбинаций, каждой из которых соответствует свой выход, на котором, в случае прямых выходов фомируется логическая 1, а в случае инверсных – логический 0. Количество выходов дешифратора определяется из соотношения , где n – число входов. Шифратор (CD-coder) выполняет операцию, противоположную дешифратору, то есть кодирует поступающую на его входы информацию. Демультиплексор (DMS) используется для передачи информации с одного информационного входа на один из выходов в желаемом порядке. Выбор того или иного выхода осуществляется двоичным кодом, поступающим на адресные входы. Число выходов определяется из соотношения , где - число адресных входов. Мультиплексор (MS) выполняет задачу, обратную демультиплексору, то есть передает информацию в желаемом порядке c нескольких входов,на один выход, для чего на его адресные входы подается соответствующий двоичный код. Сумматор(SM) – это устройство, предназначенное для арифметического сложения двоичных или двоично-десятичных чисел. Простейшим сумматором является сумматор по модулю 2, который выпускается под названием ИСКЛЮЧАЮЩЕЕ ИЛИ. Он имеет два входа и один выход и способен выдавать логическую 1 только при поступлении на его входы двух неравнозначных сигналов (1 и 0). Применяется для проверки цифровых схем на четность или нечетность. Полный сумматор предназначен для арифметического сложения двух одноразрядных двоичных чисел, для чего он имеет два входа, а третий вход является входом переноса и нужен для сложения многоразрядных чисел. Два выхода сумматора участвуют в формировании суммы и переноса.