Оценка тестопригодности электронных средств

Прежде чем начинать построение теста для какого-либо электронного блока, целесообразно попытаться оценить сложность построения теста для данного электронного средства (ЭС). Для этого существует целый ряд методов, позволяющих оценивать тестопригодность электронных средств.

Как мы уже видели, процедура синтеза тестов диагностики неисправностей цифровых устройств должна содержать две основные части: чередование входных воздействий – последовательности элементарных проверок, и обеспечение наблюдаемости реакций проверяемой схемы, содержащей заданную неисправность, отличной от её реакции на те же воздействия при других технических состояниях той же схемы.

Чтобы оценить сложность (трудоёмкость) первой части задачи синтеза тестов – генерирования входных воздействий, обеспечивающих выявляемость всех заданных состояний (неисправностей), необходимо определить «управляемость» каждого элемента тестируемой схемы. А оценка сложности (трудоёмкости, второй части будет соответствовать значению «наблюдаемости» всех элементов схемы. Таким образом, тестопригодность всей схемы оценивается значениями «управляемости» и «наблюдаемости», которые вначале определяются для каждого элемента схемы в отдельности, а затем по ним вычисляются их значения для всей схемы в целом. Наиболее просто эти величины определяются для логических комбинационных схем (без памяти), выполненных на ИС малой и средней степени интеграции. Поэтому рассмотрим оценку тестопригодности именно на этих примерах.

Для различных логических элементов управляемое (У) может принимать значения от 1 до 0. Вначале для каждого элемента определяются значения управляемости его логических входов. Если на данном логическом входе может быть установлен как логический нуль, так и логическая единица, то данный вход имеет максимальное значение управляемости (У=1). Если же вход заземлён или подсоединён к шине питания, то он не управляем, т.е. У=0. Однако для определения управляемости выходов логического элемента должна учитываться не только управляемость его входов, но и выполняемая этим элементом логическая функция, отображаемая его таблицей истинности, что можно характеризовать коэффициентом передачи управляемости данного логического элемента - К_у. (Ниже мы рассмотрим определение величины К_у. Для простейших логических элементов). Таким образом, управляемость для каждого логического выхода элемента определяется в общем случае функцией

(3.7)

Коэффициент передачи управляемости К_у для любого логического элемента можно определить из соотношения

(3.8)

где N(0) – число всех способов установки логического нуля на выходе элемента;

N(1) – число всех способов установки логической единицы

На рис. 5.1 представлены примеры вычисления К_у. Для некоторых простейших логических элементов

Рис. 5.1.Вычисление К_у для простейших элементов

мощности передачи информации о неисправности с определённого входа на определённый выход логической схемы выделяют активизированный путь, соединяющий данный выход с данным входом (хотя, о в общем случае, таких путей может быть несколько). Соответственно, как мера её способности к передаче информации о логическом состоянии данного элемента на один или несколько выходов схемы. Это означает, что коэффициент наблюдаемости всех логических входов схемы равен 1, а по мере продвижения к логическим выходам он может уменьшаться, что определяется коэффициентом передачи наблюдаемости – K_н. Но для активизации какого-либо пути от входа к выходу логической схемы все остальные входы должны фиксироваться в определённом соединении, что определяется функцией управляемости этих входов g(У_вх). Поэтому, в общем случае, наблюдаемость любого выхода логической схемы определяется функцией

(3.9)

Для определения коэффициента передачи наблюдаемости К_н введём следующие обозначения - от входа I к выходу Q логической схемы; - число комбинаций входных наборов, активизирующих пути распространения информации о неисправности от входа I до выхода Q .

Инвертора, двухвходового ИЛИ, трёхвходового И и сумматора по модулю 2.

Естественно, что для элементов с несколькими выходами каждый выход будет иметь своё значение K_у.

Значения функции f(Y_вх) определяется как среднее арифметическое значение управляемости на всех входах элемента. Если, как в нашем случае, все входы управляемы, то f(Y_вх)=1, а следовательно, Y_вых =К_y.

Таким образом, имея схему соединения входов элементов (если они подсоединены к логическим выходам предыдущих элементов, то они считаются управляемыми, если к шинам питания или земли – неуправляемыми, если соединены вместе, то все объединённые входы считаются как один вход) и таблицу истинности данного логического элемента, всегда можно определить значение его управляемости по всем логическим выходам.

Более сложно определение К_y у элементов с памятью (триггеров, регистров, счётчиков и т.п.), но соответствующие методы для этого существуют.

Теперь перейдём к определению значений наблюдаемости (Н). Для обеспечения наблюдаемости необходима транспортировка информации со стороны входа логической схемы на её выход. Поскольку логическая схема может иметь много входов и много выходов, то для определения возможности передачи информации о неисправности с определённого входа на определённый выход логической схемы выделяют активизированный путь, соединяющий данный выход с данным входом (хотя, в общем случае, таких путей может быть несколько). Соответственно, наблюдаемость элемента логической схемы определяется как мера её способности к передаче информации о логическом состоянии данного элемента на один или несколько выходов схемы. Это означает, что коэффициент наблюдаемости всех логических входов схемы равен 1, а по мере продвижения к логическим выходам он может уменьшаться, что определяется коэффициентом передачи наблюдаемости -К_н. Но для активизации какого-либо пути от входа к выходу логической схемы все остальные входы должны фиксироваться в определённом состоянии, что определяется функцией управляемости этих входов g(Y_вх). Поэтому, в общем случае наблюдаемость любого выхода логической схемы определяется функцией:

(3.10)

Для определения коэффициента передачи наблюдаемости К_н введём следующие обозначения:

К_н(I-Q) – коэффициент передачи наблюдаемости от входа I к выходу Q логической схемы;

N_p(I-Q) – число комбинаций входных наборов, активизирующих пути распространения информации о неисправности от входа I до выхода Q;

N_б (I-Q) – число комбинаций входных наборов, блокирующих активизацию путей от входа I до выхода Q.

С учётом этого К_н(I-Q) будет определяться следующим соотношением:

(3.11)

Ему эквивалентно следующее соотношение

(3.12)

где N_p(I-Q) – суммарное число различных активизируемых путей от входа I до выхода Q;

N_n(I-Q)- суммарное число не активизируемых путей от входа I до выхода Q.

Рис. 5.2. Результаты вычисления К_н

Учитывая, что наблюдаемость входов всегда равна единице (H_вх=1), для любой логической схемы выражение (5.6) можно упростить

H_вых=К_н g(У_вх) (3.13)

С учётом этого, если логическая схема состоит из последовательного соединения двух логических элементов (рис 5.3), то коэффициент передачи наблюдаемости для такой схемы для активизированного пути А-В-С будет определяться выражением H(A-C) = H(A-B)×H(B-C), т.е. процесс передачи

значений наблюдаемости мультипликативен.

Управляемость же таким свойством не обладает. Поскольку все входы элементов на рис 5.3 являются управляемыми, то для них g(У_вх ) = 1 а поэтому для всех элементов согласно (3.13)

Н_вых = Н(А-Z) = K_н (A-Z)

Однако, в общем случае g(У_вх ) определяется как среднее значение наблюдаемости всех входов, обеспечивающих активизацию заданного пути, которое может быть меньше единицы. Произведение K_н g(У_вх ) называют трудоёмкостью Т передачи значений наблюдаемости.

Тогда для случая, изображённого на рис. 5.3 будем иметь

Н(А-В) = Н (A-А)Т_В=Т_В

Н(В-С) = Н (В-В)Т_С=Т_С

Н(А-С) = Н (A-В)×Н(В-С) = Т_В×Т_С

Определив понятия управляемости и наблюдаемости, а также способы их вычисления для каждого логического элемента заданной логической схемы, можно ввести меру тестопригодности как функцию управляемости и наблюдаемости. Для каждого логического элемента она будет иметь вид

Т = YН (3.14)

При этом должны соблюдаться следующие условия Т = 0, если либо Y, либо Н равны нулю, Т = 1, если и Y, и Н равны единице, 0 <T < 1 для 0 < Y < 1 и 0 < H < 1.

Общая тестопригодность для всей логической схемы состоящей из ряда логических элементов определяется как мера средней трудоёмкости получения теста для проверки каждого её элемента, т.е.

(3.15)

где Т_лс - тестопригодность всей логической схемы;

Т_лэ– трудоёмкость (тестопригодность) логического элемента;

N - число логических элементов в данной схеме.

Анализ тестопригодности логической схемы позволяет решать следующие задачи:

- выявлять потенциально трудные для тестирования узлы схемы (узлы с низкой управляемостью и выявляемостью) и модернизировать их таким образом, чтобы повысить их тестопригодность с сохранением прежних логических функций;

- оптимизировать выбор испытательных точек при использовании внутрисхемного контроля;

- принимать решение о модернизации всей логической схемы с целью улучшения её тестируемости.

В настоящее время имеется пакет прикладных программ, позволяющий анализировать тестопригодность цыфровых устройств, состоящих из комбинационных и последовательных логических узлов. Анализ проводится в три этапа: сначала проводится анализ управляемости каждого логического узла, затем анализ наблюдаемости каждого логического узла и всей схемы в целом и, наконец, определяются показатели тестируемости для каждого логического узла и всей схемы в целом. На каждом этапе определяется два вида показателей: комбинационные и последовательные. С комбинационными показателями мы уже познакомились. Показатели же последовательного вида показывают сколько последовательных состояний должны пройти логический узел или вся логическая схема, чтобы в данной точке (логическом входе или выходе) можно было бы получить требуемое состояние (показатель управляемости) или чтобы на выходе можно было бы наблюдать данное состояние (показатели наблюдаемости).

Для проведения анализа тестопригодности в ЭВМ должно быть введено полное описание проверяемой логической схемы, выполненное на специальном языке, используемом в САПР синтеза логических схем.

Улучшить показатели тестопригодности можно несколькими способами. Самым простым из них является вынесение на выходной разъём схемы выходов тех узлов, которые имеют самые низкие показатели управляемости и наблюдаемости. Другим способом является изменение логической структуры наиболее труднотестируемых узлов с сохранением той же логической функции. Пояснить этот способ можно на условном примере, показанном на рис 5. 5. Здесь

Рис. 5.4. Схемы соединений логических элементов

представлена избыточная схема, состоящая из трёх одинаковых логических элементов ЛЭ₁, ЛЭ₂ и ЛЭ₃, входы и выходы которых объединены. Это может быть сделано с целью повышения надёжности данной логической схемы (если хоть один из этих элементов остаётся работоспособным, то логическая функция будет выполняться правильно). Однако выявить неисправный логический элемент в такой схеме невозможно, пока хоть один из них является исправным, т.е. у этой схемы очень низкий показатель тестопригодности. Чтобы сделать её тестопригодной достаточно ввести трёхвходовый элемент ИЛИ и вывести кроме общего выхода контрольные точки с выхода каждого логического элемента (рис. 5.4, б).

Таким образом; при синтезе цифровых схем необходимо не только обеспечить выполнение ими необходимых логических функций, но и добиваться их тестопригодности, особенно
. если планируется широкий промышленный выпуск проектируемых устройств.

Для комбинационных и последовательных цифровых логических устройств такой анализ проводится рассмотренными выше методами, базирующимися на анализе управляемости и наблюдаемости, а для устройств, содержащих свободно программыруемые процессоры преимущественно применяются методы самотестирования, рассматриваемые ниже.