Верификация проекта

Вентильная верификация обычно сводится к статическому временному анализу списка цепей, полученному в результате логического синтеза. Моделирование системы на поведенческом уровне на языках VHDL и Verilog позволяет проверить работу функциональной модели, получить временные диаграммы работы СФ-блоков и системы в целом, оценить основные динамические параметры СНК. Электрическая модель на транзисторном уровне не пригодна для моделирования СНК (модель тогда должна содержать миллионы элементов). Однако, эта модель необходима, т.к. она используется для проверки задания на разработку топологии, поэтому в состав современных САПР входят специальные скоростные симуляторы, в которых используются упрощенные модели транзисторов и приближенные быстродействующие алгоритмы. Эти симуляторы, как правило, дают погрешность 10-20%, но скорость моделирования увеличивается в сотни раз.

Таким образом, мы рассмотрели часть маршрутов проектирования СБИС, которые предшествуют разработке топологии кристалла. Этот этап называют Front-and-Design.

Факторы, определившие появление СНК

1. в условиях рынка прибыль в значительной степени зависит от временных затрат на проектирование;

2. такие технические характеристики СБИС как производительность, площадь кристалла и потребляемая мощность являются ключевыми элементами в продвижении товара на рынок;

3. увеличение степени интеграции делает задачу верификации качественно более сложной;

4. из-за особенностей технологи глубокого субмикрона (DSM) все труднее удовлетворять всем требованиям по временным ограничениям (timing);

5. команды разработчиков высоко интегрированных СБИС обладают отличными знаниями и опытом в области проектирования и часто при выполнении проектов расположены в различных частях мира.

В самом общем виде в состав СНК могут входить следующие компоненты: микропроцессор (или микропроцессоры) и подсистемы памяти (статические или динамические). Тип процессора может варьироваться от простейшего 8-ми разрядного до высокоскоростного 64-ти разрядного высокоскоростного RISC-процессора. Контролер внешней памяти (D-DAM, S-RAM, FASH), контроллер ввода-вывода информации, видеокодер (MPEG2, ASF), таймеры контроля прерываний, общий интерфейс ввода-вывода (например, для вывода на светодиодный индикатор информации о наличие питания), интерфейс UART (Universal asynchronous receiver/transmitter).

В основе методологии проектирования СНК лежит принцип повторного использования – Intellectual Property, разрабатываемых целенаправленно или в ходе какого-то большого проекта. IP-блоки могут быть двух типов: soft-IP (описанные на RTL-уровне) и hard-IP (блоки, описанные на топологическом уровне).

Иногда используют firm-IP-блоки, в состав которых входят как RTL-описания, так и список цепей с планировкой субблоков.

Некоммерческая международная организация VSIA (Virtual Socket Interface Alliance), основная задача которой – разработка нормативной документации по проблемам проектирования IP-блоков и СНК на их основе, используют собственные обозначения - VC (Virtual Component).

Т.к. стоимость разработки IP-блока, как правило, в 10 раз дороже, чем однократное использование блока, необходимо учитывать разработчикам целесообразность приобретения готового IP-блока или разработки собственного. Другая особенность СНК – это наличие программируемых блоков (процессоров), поэтому в состав СНК входит как аппаратная часть (сам кристалл), так и программная (встраиваемое ПО). Поэтому при проектировании СНК производится совместная отладка программного и аппаратного обеспечения, совместная верификация. Еще одна особенность СНК – это устойчивый рост доли смешанных цифро-аналоговых систем. Поэтому должны использоваться средства совместной разработки и верификации цифровой и аналоговой частей.