Маршрут проектирования СНК

Традиционно маршрут проектирования СНК начинается с разработки спецификаций, в которую входит алгоритм обработки информации, который затем используется разработчиками для написания RTL-кода. После функциональной верификации происходит синтез СНК на вентильном уровне в виде списка цепей. Здесь же выполняется верификация временных требований. Далее список цепей передается на физический синтез: размещение элементов и трассировка цепей. Далее создается и тестируется физический прототип СНК, на котором выполняется системная интеграция и тестируется ПО.

Но этот подход дает эффект, если Вы используете не более 100 тыс. вентилей по технологии не ниже 0,5 микрон. Это связано с тем, что проект выполняется по нисходящему проектированию, который не предусматривает возврат на предыдущие фазы. Например, RTL-дизайнер не может прийти к системному разработчику и сказать, что его алгоритм не реализуем, или тот, кто занимается логическим синтезом не может попросить изменить RTK-код. Поэтому такой подход для глубокого субмикрона не приемлем, т.к. особенности физической реализации должны учитываться уже на логическом уровне проектирования. Поэтому многие зарубежные фирмы переходят к спиралевидной модели проектирования (вторая трактовка параллельного проектирования). Тогда проектирование выполняется одновременно по четырем направлениям: разработка ПО, разработка RTL-кода, логический и физический синтез. В этом процессе разработчики постоянно обмениваются результатами проектирования, что позволяет вести параллельную разработку аппаратного и программного обеспечения, параллельной верификации и логического синтеза блоков, планировки, размещение и трассировки, включенных в процесс синтеза с разрешением возврат на предыдущие фазы проектирования и корректировки результатов.

Лекция 23

Системы на кристалле. Новые тенденции[5]

Основной способ реализации наиболее сложных систем – заказные интегральные схемы (ASIC). Для небольших проектов и в качестве вспомогательных средств используется ПЛИС. Сейчас между этими двумя «полюсами» возникают новые способы разработки систем на кристалле.

ASIC позволяют достичь максимальной производительности, уменьшение потребляемой мощности и площади кристалла. Как правило, они выполняются на основе библиотек стандартных элементов. Стоимость разработки ASIC очень высока, т.к. используются сложные дорогостоящие средства проектирования и необходимо большое число масок (более 20). Также из-за сложности выполняемых проектов на ASIC высок риск ошибок, что ведет к перепроектированию и, следовательно, к повторному изготовлению масок.

При внедрении новой технологии стоимость производства растет экспоненциально, поэтому это оправдано только при проектировании изделий массового производства (процессоров). Сегодня наблюдается снижение числа проектов, выполненных на ASIC.

Проектирование на основе ПЛИС не связано с затратами на подготовку и производство, т.к. предполагается использование стандартных интегральных схем. Относительно короткий цикл и низкая стоимость средств проектирования, возможность устранения ошибок путем перепрограммирования делает проекты на основе ПЛИС весьма привлекательными, однако большая потребляемая мощность, низкая производительность и очень высокая стоимость кристаллов по сравнения с ASIC. Сама ПЛИС дорогая, а проект изготовления дешевый, что ограничивает применение ПЛИС.

Компромиссным подходом в течение достаточно долгого времени было исполнение вентильных матриц. Проектирование на них аналогично ASIC ведется на основе библиотечных элементов, но на основе заранее разработанного и изготовленного конструктива. Базовые пластины для них изготавливают массовым способом, а для получения новой интегральной схемы достаточно спроектировать и изготовить только заказные слои металла. Однако с ростом числа слоев металла число заказных масок становится сравнимым с ASIC притом, что для вентильных матриц такой же длительный маршрут проектирования и такие же дорогостоящие средства проектирования, как и для ASIC. Необходимо учесть и то, что в самой концепции вентильных матриц заложена избыточность площади кристалла, поэтому все преимущества вентильных матриц сведены на нет и сейчас почти не разрабатываются и не используются.

На место вентильных матриц пришли структурные ASIC. Они состоят из заранее спроектированной и изготовленной матрицы макроячеек, имеющих однородную структуру. Как правило, все компоненты, схемы синхронизации, тестирование и самодиагностика уже реализованы, и это упрощает разработку. Требуется разработать только от одного до трех слоев металла для функциональной настройки макроячеек и реализации межсоединений между макроячейками. Стоимость запуска производства составляет 10-20% от аналогичной ASIC. Даже несмотря на высокие затраты на запуск этой технологии, они оказываются приемлемы для СНК с широкой номенклатурой. При разработке структурных ASIC заранее учитывают субмикронные эффекты (электромиграция, падение напряжения на линиях связи), поэтому маршрут проектирования проще, чем для ASIC, и может потребовать только 2-3 системы (для моделирования, синтеза и планирования площади кристалла с последующим проектированием топологии на фирме-изготовителе). Время проектирования топологии также значительно сокращается (три-четыре недели от передачи списка цепей на проектирование топологии до получения готовых прототипов). Производители структурных ASIC: LSI Logic, NEC, Fujitsu, AMI Semiconductor, Lightspeed Semiconductor, Chip Express, eASIC.