Сравнительная оценка методов разработки СНК

Плотность компоновки ПЛИС по сравнению с ASIC – 1% (90% площади кристалла ПЛИС используются только для программирования межсоединений).

Потребляемая мощность у ПЛИС в 10-15 раз выше, чем у ASIC.

Производительность у ПЛИС будет 20% от ASIC.

У структурных ASIC плотность компоновки в 50 раз выше, чем у ПЛИС, и соответственно составляет 40-60% от плотности стандартных ASIC. Производительность уступает стандартным ASIC и составляет приблизительно 70% от ASIC, а потребляемая мощность в 2-3 раза выше, чем у стандартных ASIC. Поэтому структурные ASIC выгодны для интегральных схем со средним объемом выпуска, а ПЛИС с малым объемом выпуска.

Конфигурируемые системы на кристалле строятся на основе полностью заказных блоков (ядро процессора), блоки на основе библиотек стандартных элементов, структурных матриц и полей программируемой логики.

Системы на программируемом кристалле. Здесь могут присутствовать все компоненты, свойственные системам на кристалле, но строятся такие системы на современных ПЛИС. Но при этом маршрут проектирования начинает приближаться к ASIC: включает этапы планировки площади кристалла, физического синтеза и верификации.

Например, ПЛИС объемом 6 млн. вентилей один цикл проектирования – сутки, а число итераций – десятки, поэтому предварительная оценка временных и других ограничений становится актуальной. Сейчас становится популярным подход, когда СНК макетируются на ПЛИС, чтобы спрогнозировать основные характеристики, а изготавливаются далее как ASIC.

Лекция 24

Организация средств проектирования систем на кристалле

Сейчас не существует ни одной интегрированной САПР способной решать задачи проектирования СНК во всем диапазоне возможных способов реализации (от ПЛИС до ASIC).

Разработчики интегрированных САПР, как правило, поддерживают внутри системы весь маршрут проектирования (от спецификации до физической реализации, но только для определенного типа микросхем). САПР компаний Xilinx и Altera ориентированы лишь на собственные микросхемы (на собственные ПЛИС). Средства проектирования ASIC не привязаны к конкретным производителям, но ориентированы только на проектирования стандартных элементов. Таким образом, можно сказать, что все интегрированные САПР ориентируются на определенный способ физической реализации.

Маршрут проектирования в интегрированных САПР состоит из отдельных систем (моделирование, синтез и т.д.), каждый из которых имеет свой пользовательский интерфейс, систему команд, БД, а взаимодействие между этими системами основано на стандартных интерфейсах. Стандартными интерфейсами поддерживаются все этапы проектирования: спецификация проекта, моделирование, верификация, логический синтез, физическая реализация. Это позволяет в ходе маршрута проектирования комбинировать системы различных производителей.

В общем маршруте проектирования можно выделить три больших этапа:

1. системный уровень (производится определение и спецификация основных функций проектируемой системы, создание исполняемой системной модели, анализ алгоритмов, протоколов, сценариев работы и общих функциональных характеристик);

2. функциональный уровень (связан с разработкой спецификаций функциональных блоков на языках высокого уровня описания аппаратуры – Verilog и VHDL, их верификации, переход в элементной базис производителя микросхем средствами логического синтеза);

3. уровень проектирования топологии (выполняется реализация проекта на физическом уровне с детальным размещением элементом, трассировкой межсоединений, генерацией тестовых структур и верификацией топологии)

Выбор средств проектирования топологии определяется способом реализации СНК. Для ПЛИС – это средство конкретного производителя, для ISIC проектирование топологии чаще выполняется специальными дизайн-бюро, которые обладают всеми необходимыми средствами проектирования. Это связано с тем, что резко возрастает стоимость средств проектирования (она пропорциональна росту стоимости производства при переходе на новые технологические нормы), так и с тем, что необходимы специальные навыки и опыт работы в области субмикронных технологий. В этих технологиях стоимость ошибки очень высока.

Структурные ASIC проектируются изготовителем. Как правило, с использованием специальных средств (это, как правило, специально настроенные САПР известных производителей).

Говоря о разработке ASIC как об итоговом этапе, можно говорить о доведении проекта до уровня описания списка соединений в библиотечном базисе производителя и прототипа размещения элементов с последующей фазой (этапом) физического проектирования. Поэтому базовыми этапами в цикле проектирования СНК являются этапы системного и функционально проектирования.