Синтез межсоединений

Синтезатор межсоединений состоит из трех модулей:

1. модуль исходных правил, задающих временные отношений и допустимые искажения сигналов;

2. интерактивный планировщик, размещающий компоненты и их группы в зависимости от исходных правил;

3. инструмент анализа сигналов и трассировки, использующий информацию от двух предыдущих модулей.

Список исходных правил включает: допустимые величины задержек сигналов, завалов фронтов импульсов, времен установки, перекрестных помех, положительных и отрицательных выбросов и фона сигнальных шин и шин питания. Все исходные данные о проекте можно вести в редакторе Shematic Editor применяемого средства проектирования или HDL-формате. Синтезатор (IS) анализирует описание схемы и ограничений и на основе этого анализа определяет пути трассировки. При этом выполняется моделирование, основанное на решении нелинейных уравнений передающих линий. Иерархический планировщик может группировать элементы в соответствии с заданными требованиями. При замене компонента осуществляется пересчет параметров всех сигналов и выдается сообщение о нарушениях, если они появляются.

Для моделирования эффектов искажения сигналов на печатной плате требуются модели входных и выходных буферов элементов, передающих и принимающих сигналы.

На практике используются 2 формата описания этих моделей:

1. Spice – формат;

2. Ibis (input output buffer information specification) или формат поведенческого описания.

Некоторые компании предлагают spice-модели производимых ими интегральных микросхем, однако они не всегда отслеживают модификации схемы. При моделировании печатных плат с сотнями и тысячами входных и выходных буферов используемые spice-модели становятся неэффективными из-за больших затрат машинного времени. Поэтому сейчас наибольшее распространение получили модели в Ibis-формате, основанные на вольт-амперных характеристиках устройства, данных о времени нарастания и спада импульса (сигналов) на его выходе и информации об упаковке вентилей на уровне выводов.

Поведенческие модели требуют значительно меньших затрат машинного времени, чем spice-модели, и позволяют пересчитывать множество нелинейностей, обусловленных конструкцией буферов.

Ibis как стандарт для поведенческих моделей был введен фирмой Intel. В настоящее время многие фирмы (производители ИМС и EDA-средств) поддерживают Ibis модели, совестимые с большинством платформ моделирования. Компания Zee Lan Technology, входящая в состав Mentor Graphics, предлагает Ibis-модели для 8800 компонентов, которые используются большинством EDA-средств. Если в библиотеке отсутствует та или иная модель её можно создать, используя пакет Ibis Golden Parser. Также компания Hooper LYNX предлагает редактор Visual Ibis Editor, который можно просто скачать.

Лекция 17

Интерактивный процесс трассировки с возможностью многократной реализации цикла «трассировка-анализ-трассировка»

Производится с использованием пакета PCB/MSM Signal Integrity фирмы Pacific Numerics, который считывает базу трассируемой платы в 3d-структуре, рассчитывает частотно-зависимые соединения, собственные взаимные емкости и индуктивности для каждой трассы и переходного отверстия и создает файл в Spice-формате. Этот файл совместно с моделями элементов используется для моделирования любым EDA-средством, поддерживающим spice-формат. Если выявляются нарушения допустимых уровней, то об этом сообщается пользователю, затем плата снова трассируется. Снова повторяется процедура анализа и трассировки до тех пор, пока не будет выявлено нарушение допустимых уровней взаимовлияния сигнала.

В настоящее время оба подхода к разработке печатных плат широко используются, однако финансовые и технические трудности иногда определяют выбор второго пути, хотя наиболее перспективным является первый подход.