Состояния выходов четырехразрядного асинхронного двоичного счетчика

Рис. 14.2. Схема асинхронного суммирующего счетчика на D-триггерах (а), графики его выходных сигналов (б) и схема переноса (в)

переключения. Максимальную частоту имеет первый триггер, а частоты переклю­чения каждого последующего триггера вдвое меньше. Поэтому в качестве первого триггера нужно использовать самый быстродействующий триггер, а быстродей­ствие других триггеров может быть ниже. Для повышения быстродействия можно также использовать ускоренное формирование сигнала переноса между разрядами счетчика.

Рис. 14.3. Схемы одноразрядных синхронных счетчиков: суммирующего (а) и вычитающего (б)

Синхронные счетчики. Для построения синхронных счетчиков используют различные типы счетных синхронных триггеров. Схемы одноразрядных синхрон­ных счетчиков приведены на рис. 14.3. Эти схемы реализованы на синхронных счетных триггерах и логических элементах И для формирования сигналов перено­са Р или займа Z. Схема одноразрядного синхронного суммирующего счетчика, приведенная на рис. 14.3 а, реализована подключением счетного входа С₁ к счет­ному входу триггера, а для формирования сигнала переноса Р использовано логи­ческое произведение сигнала разрешения счета V и выходного сигнала Q, т. е. Р=VQ. Переключение триггера происходит по положительному перепаду сигнала на входе С и при наличии сигнала разрешения на входе V. При этом на выходе триггера Q и выходе переноса Р устанавливаются уровни логической единицы. При отрицательном перепаде сигнала на входе С состояние триггера не изменяет­ся. Очередное переключение триггера произойдет только по новому положитель­ному перепаду импульса на входе С, при наличии сигнала разрешения на входе V. Таким образом, счетная ячейка обеспечивает синхронное деление на два частоты входных импульсов.

Двоичная вычитающая ячейка от­личается от суммирующей тем, что пря­мой выход Q заменен на инверсный вы­ход `Q. На выходе такой ячейки форми­руется сигнал займа Z =VQ.

Одноразрядный реверсивный счет­чик реализуется по схеме, приведенной на рис. 14.4. Для изменения направ­ления счета и формирования сигналов переноса или займа использована ло­гическая схема 2И-ИЛИ. Для изменения направления счета введен специальный вход U/D (Up/Down): при U/`D =1 схема работает аналогично счетчику, изображенному на рис. 14.3 б, т. е.

является суммирующим счетчиком, а при U/`D = 0 она аналогична схеме, изображенной на рис. 14.3 б, т. е. переходит в режим вычита­ния. Использование этих ячеек позволяет реализовать многоразрядные синхрон­ные счетчики.

Схема четырехразрядного суммирующего двоичного синхронного счетчика с параллельным переносом приведена на рис. 14.5. Она отличается от счетчиков с каскадным соединением разрядов тем, что счетные импульсы поступают на так­товые входы С всех триггеров счетчика одновременно. При этом сигналы раз­решения счета формируются в логических элементах И как произведение сигнала разрешения счета V и сигналов Q с прямых выходов всех предыдущих триггеров.

Быстродействие счетчиков с параллельным переносом выше быстродействия декадных счетчиков. Минимальный период следования синхроимпульсов опреде­ляется суммой

T_сч= t_т + t_л (14.2)

где t_т — время задержки триггера, t_л — время задержки логической схемы. По сравнению с последовательным счетчиком максимальная частота счета параллель­ного счетчика увеличивается примерно в (n-1) раз и не зависит от числа каска­дов. В некоторых случаях функцию логических элементов можно реализовать на внутренних элементах триггера, тогда можно считать, что t_л= 0 и быстродействие счетчика зависит только от задержки триггера, т. е. T_сч = t_т.

Регистры сдвига. Триггерным регистром сдвига называют совокупность триг­геров с определенными связями между ними, при которых они действуют как единое устройство. В регистрах сдвига организация этих связей такова, что при подаче тактового импульса, общего для всех триггеров, выходное состояние каж­дого триггера сдвигается в соседний. В зависимости от организации связей этот сдвиг может происходить влево или вправо:

Q₂®Q₁, Q₃®Q₂, Q₄®Q₃, ... , Q_n®Q_n-1 — сдвиг влево,

Q₁®Q₂, Q₂®Q₃, Q₃®Q₄, ... , Q_n-1®Q_n— сдвиг вправо.

Ввод информации в регистр может выполняться различными способами, од­нако наиболее часто используют параллельный или последовательный ввод, при которых ввод двоичного ч исла осуществляется или одновременно во все разряды регистра, или последовательно во времени по отдельным разрядам. В счетчиках импульсов находят применение сдвигающие регистры с последовательным вводом и выводом и со сдвигом вправо. На рис. 14.6 а приведена схема четырехразрядно­го регистра сдвига, выполненного на RS-триггерах. В этой схеме каждый выход Q триггера соединен со входом S последующего разряда, а каждый выход`Q — с входом R. Тактовые входы всех триггеров соединены вместе, и поступление сиг­нала синхронизации осуществляется одним общим импульсом через логический элемент И-НЕ (DD7). Состояние первого триггера определяется входными сигна­лами на входах XI и X2 логического элемента И-НЕ (DD5). На вход X1 подается текущая информация, а на вход Х2 сигнал разрешения ее передачи. Логические элемент НЕ (DD6) используется для инвертирования входного сигнала, подавае­мого на вход S.

На рис.14.6 б приведены временные диаграммы выходных сигналов триггеров, а в табл. 14.2 ― состояния регистра сдвига при записи в первый разряд регистра единичного сигнала. Если при поступлении первого тактового импульса на входах X1 и X2 установлены сигналы Х1=Х2=1, которые затем снимаются к приходу второго тактового импульса, то в результате в первый триггер будет записан сигнал Q1=1. С приходом второго тактового импульса в первый триггер

Таблица 14.2

Состояние выходов четырехразрядного

счетчика Джонсона

будет записан сигнал Q₁=0, а на выходе второго триггера появит-ся сигнал Q₂=1, который перед этим был на выходе первого триггера. При поступлении пос­ледующих тактовых импульсов единичный сигнал перемещается последовательно в третий и чет­вертый триггеры, после чего все триггеры устанавливаются в ну­левое состояние.

Сдвиговые регистры можно реализовать также на D-триггерах или JK-триггерах. Для всех регистров сдвига характерны следующие поло­жения: 1) необходима предварительная установка исходного состояние и ввод единицы в первый триггер и 2) для регистра из п триггеров после поступления п входных тактовых импульсов первоначально введенная единица выводится, вследствие чего прямые выходы всех регистров оказывается в нулевом состоянии.

Интегральные микросхемы регистров сдвига бывают реверсивными, т. е. выполнящими сдвиг в любом направлении: вправо или влево. Направление сдвига определяется значением управляющего сигнала. Регистры сдвига применяют в качестве запоминающих устройств, в качестве преобразователей последовательно­го кода в параллельный, в качестве устройств задержки и счетчиков импульсов.

Применение регистров сдвига в качестве счетчиков очень неэкономично, так как модуль счета К_с=п, в то время как для двоичных счетчиков К_с = 2ⁿ.

Кольцевые счетчики. Распространенной разновидностью параллельных счет­чиков являются кольцевые счетчики, выполненные на базе регистров сдвига. Про­стейшая схема кольцевого счетчика получается при замыкании прямого выхода регистра сдвига с его входом. В таком счетчике единица, записанная в регистр на первом такте, с выхода Q_n счетчика снова попадает на его вход и далее весь цикл повторяется. Модуль счета такого кольцевого счетчика имеет то же значение,

что и регистр сдвига, т. е. К_с=п. Для увеличения модуля счета можно или увели­чивать количество триггеров в кольце, или включать счетчики последовательно. Так, например, счетчик на 10 импульсов (K_С=10) можно реализовать последова­тельным соединением одного счетного триггера и кольцевого счетчика из пяти триггеров.

Основным недостатком кольцевых счетчиков является их низкая помехозащи­щенность. Например, если под действием помехи исчезнет записанная в счетчик единица, то все триггеры окажутся в нулевом состоянии и счетчик работать не сможет. Для устранения подобных сбоев используются различные способы кор­рекции состояния счетчика. Схема счетчика с автоматической коррекцией состоя­ния приведена на рис. 14.8. В этой схеме независимо от того, в каком состоянии после включения окажутся триггеры, после четырех тактовых импульсов на входе С установится требуемое выходное состояние (1 0 0 0).

Счетчики Джонсона. Разновидностью кольцевых счетчиков являются счетчи­ки Джонсона. В этих счетчиках вход регистра соединен не с выходом Q, а с инвер­сным выходом `Q . . В результате, когда на вход счетчика поступают тактовые им­пульсы, то вначале все разряды счетчика заполняются единицами, а затем — ну­лями. Схема четырехразрядного счетчика Джонсона приведена на рис. 14.9, а состояние его выходов приведено в табл. 14.3.

Таблица 14.3

Состояние выходов четырехразрядного счетчика Джонсона

Как следует из табл. 14.3, модуль счета счетчика Джонсона в два раза больше модуля счета простого кольцевого счетчика, т. е. К_с = 2ⁿ. В счетчике Джонсона, как и в других кольцевых счетчиках, могут быть сбои, вызванные помехами. Для кор­рекции нарушений, вызванных сбоями, также используются способы, с помощью которых производится переход из любой запрещенной комбинации в одну из раз­решенных.

Счетчики Джонсона широко используются в делителях частоты импульсов, генераторах случайных чисел, в устройствах памяти и др. На базе счетчика Джон­сона можно легко реализовать счетчики с любым четным модулем счета. При необходимости иметь нечетное значение модуля счета можно на вход первого разряда подавать вместо сигнала `Q<sub>n</sub> сигнал `Q_n` Q _n-1 как показано на рис. 14.9 б. При этом из набора выходных состояний счетчика Джонсона исключается одна кодовая комбинация, составленная из нулей.

Двоично-десятичные, или декадные счетчики могут быть реализованы на базе двоичных счетчиков при помощи взаимной связи между отдельными триггерами, входящими в счетчик. Схема декадного счетчика, построенная на базе рассмот­ренного ранее четырехразрядного двоичного счетчика (рис. 14.2), изображена на рис. 14.10 а. В этом счетчике взаимные соединения триггеров выполнены так, что первые девять счетных импульсов повторяют выходные сигналы триггеров для двоичного счетчика. Последний счетный импульс возвращает счетчик в исход­ное состояние. Сигналы на выходах такого триггера приведены на рис. 14.10 б.

Рис. 14.9. Схема четырехразрядного счетчика Джонсона с четным (а) и нечетным (б)

модулем счета

Рис. 14.10. Схема декадного счетчика на счетных триггерах (а) и сигналы на его выходах (б)

Как следует из временной диаграммы, сигналы на выходах счетчика для девя­ти импульсов совпадают с временной диаграммой, приведенной на рис. 14.2 в. Однако десятый импульс, вместо того чтобы установить счетчик в состояние 1010, как у двоичного счетчика, через дополнительные элементы и обратные связи воз­вращает четвертый триггер в нулевое состояние (Q₄=0) и препятствует установке второго триггера в единичное состояние, сохраняя его нулевое состояние (Q₂=0). В результате после десяти импульсов состояние декадного счетчика будет такое же, как и до начала счета.

Это обеспечивается блокированием второго, а значит, и третьего триггера через элемент DD5с выхода DD4 , а также переключением триггера DD4 через элементы DD6 и DD7 отрицательным перепадом с выхода Q₁. Выходные состоя­ния декадного счетчика приведены в табл. 14.4. Такой десятичный счетчик обо­значают как «8 + 2», поскольку выход Q₄ сохраняет нулевое состояние на протяже­нии первых восьми входных пульсов и переключается в единичное состояние во время действия двух последних импульсов. К таким счетчикам относятся многие интегральные десятичные счетчики, такие как К155ИЕ2 и др.

Подобным образом можно сформировать счетчик с любым модулем счета К_с. Если используется счетчик из п триггеров на 2ⁿ возможных состояний, то за счет

Таблица 14.4

Состояние выходов десятичного счетчика