Триггер – физический аналог одного двоичного разряда

Способ реализации единичного разряда в виде электронного триггера прошел через семь десятилетий производства электронно-вычислительной техники. За эти годы сам триггер конструктивно претерпел очень сильные изменения, сократившись в размерах в миллионы и миллиарды раз. От простейших триггеров с двумя асинхронными входами был осуществлен переход к сложным многофункциональным триггерам, которые наряду с асинхронными содержат также и синхронные входы, информация с которых заносится и обрабатывается электронными схемами триггеров под воздействием синхросигналов. По определению, триггер – это электронное устройство с двумя устойчивыми состояниями, которые очень хорошо сочетаются с цифрами двоичной системы счисления «0» и «1».

Простейший асинхронный RS-триггер на элементах «ИЛИ-НЕ» изображен на рис.2.7. Работа данного триггера, как и любого другого, представляется при помощи таблицы переходов (табл. 2.1).

Табл. 2.1

Таблица переходов ассинхронного RS-триггера на элементах «ИЛИ-НЕ»

Триггер реализован в виде электронной схемы, объединяющей два электронных ключа, включенных навстречу друг другу (рис. 2.7в).

S

Q R Q

S Q S Q

а) б)

+E_k

R_k1 R_k2

C₁ C₂

Q Q

T₁ T₂

D₁ D₂

R S

в)

Рис. 2.7. Асинхронный RS-триггер на элементах «ИЛИ-НЕ»:

а – функциональная схема; б – условное графическое изображение;

в – принципиальная схема на транзисторах n-p-n

Электронные триггеры предназначены не только для хранения информации, они являются также управляемыми элементами. При помощи определенных комбинаций входных сигналов можно управлять состояниями RS-триггера, переводя его либо в состояние «0», либо в со-стояние «1». При комбинации входных сигналов R=S=0 триггер будет хранить информацию, комбинация R=S=1 является запрещенной (табл. 2.1). В качестве активных элементов в принципиальной схеме триггера используются два транзистора Т₁ и Т₂ n-p-n типа (рис. 2.7в).

В свою очередь, транзисторы также могут находиться только в одном из двух устойчивых состояний:

1. Состояние «отсечки» – сопротивление «коллекторно-эмиттер-ного» перехода стремится к бесконечности, прямой ток в цепи «кол-лектор–эмиттер» отсутствует, и имеет место возникновение обратного тока I_обр , по значению близкого к нулю, через закрытый «коллекторно-эмиттерный» переход. Эквивалентной схемой транзистора в таком состоянии является разомкнутый ключ.

2. Состояние «насыщения», при котором сопротивление «коллекторно-эмиттерного» перехода стремится к нулю и коллекторный ток I_к будет иметь максимальное значение. Эквивалентной схемой транзистора для такого состояния является замкнутый ключ.

Управление состояниями или режимами работы транзистора осуществляется при помощи значения разности потенциалов уровней напряжения, подаваемых на базу и эмиттер. Если значение разности потенциалов U_б – U_э ≥ 0, то транзистор находится в состоянии «насыщения», если U_б – U_э ≤ 0, транзистор находится в состоянии «отсечка».

Поскольку триггер является электронным элементом, рабочее состояние связано с подключением электрического питания. Причем в момент подключения питания триггер вероятностью 50% может принять одно из двух устойчивых состояний: «0» или «1» (строки 2 и 3 табл. 2.1). На условном графическом изображении триггера (рис. 2.7б) изображены два входа и два выхода. Причем выходы обозначены буквами Q и Q, выход Q на схемах изображается с кружочком. Такое изображение выходов обусловлено тем, что значения электрических сигналов на выходах Q и Q, находятся в противофазе: если на выходе Q присутствует напряжение +5 В, соответствующее значению «1», то в то же самое время на выходе Q будет напряжение +0,2 В, соответствующее значению «0», и наоборот, если на выходе Q будет напряжение +0,2 В, соответствующее значению «0», то на выходе Q будет напряжение +5 В, соответствующее значению «1». В целом о состоянии триггера принято судить по значению сигнала на его прямом выходе Q: наличие высокого потенциала соответствует состоянию «1», низкого – «0». Триггер является типичным элементом хранения информации. При отсутствии входных сигналов R=S=0 триггер может сохранять состояние «1» или «0» столько времени, сколько будет поддерживаться напряжение на шинах питания.

Если провести осевую линию через центр схемы асинхронного RS-триггера (рис. 2.7в) и посмотреть на элементы, которые находятся справа и слева осевой линии, то можно сказать, что состав и сами элементы абсолютно идентичны. При изготовлении триггеров стремятся также добиться полного совпадения электрических параметров транзисторов, сопротивлений, конденсаторов и диодов, которые находятся по разным сторонам осевой линии. Однако в силу технологических особенностей добиться полной идентичности всех электрических параметров не удается. Поэтому, несмотря на то, что данный асинхронный RS-триггер носит название симметричного, 100%-ного совпадения всех электрических параметров ни в одном триггере не существует. В момент подключения питания какой-то из транзисторов Т₁ и Т₂ всегда чуть больше открыт. Предположим, что это транзистор Т₁, тогда потенциал на коллекторе транзистора Т₁ будет ниже потенциала на коллекторе транзистора Т₂. Эта изначальная разность потенциалов обеспечит более высокий потенциал на базе транзистора Т₁, и он начнет открываться быстрее, чем транзистор Т₂. В свою очередь, уменьшение потенциала на коллекторе транзистора Т₁ через конденсатор С₁ будет подаваться на базу второго транзистора Т₂, который начнет постепенно закрываться, в результате чего на коллекторе транзистора Т₂ (выход Q) будет формироваться положительный нарастающий потенциал. Этот нарастающий потенциал по обратной связи через конденсатор С₂ будет поступать на базу транзистора Т₁, который еще сильнее будет открываться. В результате таких взаимодополняющихся, лавинообразных процессов и имеющихся обратных связей транзистор Т₁ окончательно откроется и на его выходе будет низкое значении напряжения +0,2 В, соответствующее значению «0», а транзистор Т₂ окончательно закроется и на его выходе будет высокое значение напряжения +5 В, соответствующее значению «1». Итоговое состояние триггера после подключения питания – «0», в этом состоянии он будет находиться до тех пор, пока не будет подана комбинация сигналов R и S, которая может перевести триггер в состояние «1». Если предположить, что в момент подключения питания транзистор Т₂ чуть более открыт, чем транзистор Т₁, тогда в результате все тех же лавинообразных процессов транзистор Т₂ в конечном итоге полностью откроется и на его коллекторе установится напряжение +0.2 В, а транзистор Т₁ закроется и на его коллекторе сформируется высокий уровень напряжения +5 В, что в целом будет соответствовать установке триггера в состояние «1».

Работу триггера можно иллюстрировать не только при помощи таблицы переходов, но и при помощи временной диаграммы, которую можно построить исходя из принципов функционирования асинхронного RS-триггера. Для этого необходимо рассмотреть не функциональную схему, а принципиальную схему RS-триггера (рис. 2.7в).

Предположим, в исходный момент времени t=0 было подключено питание к триггеру и он установился в состояние «0», на выходе Q в нулевой момент установилось низкое значение напряжения +0,2 В, а на выходе Q –высокое +5 В (рис. 2.8).

R

S t

t

Q

t

Q

0 t₁ t_ф t₂ t_ф t₃ t₄ t

Рис. 2.8. _{Временная} диаграмма работы

асинхронного RS-триггера на элементах

На первом интервале от 0 до t₁ в соответствии с табл. 2.1 на входы R и S подается низкое напряжение +0,2 В (R=S=0). Эти нулевые сигналы через диоды D₁ и D₂ подаются на базы транзисторов Т₁ и Т₂. Транзистор Т₁ на интервале 0–t₁ находится в открытом состоянии, поэтому нулевое значение сигнала R=0,2 В, поступающее на базу транзистора Т₁, не изменит его состояния, а высокое значение напряжения, которое подается с коллектора транзистора Т₂ через конденсатор С₂, также будет поддерживать открытое состояние транзистора Т₁. Низкое значение входного сигнала S=0,2 В, поступающее через диод D₂ на базу транзистора Т₂, ниже порогового значения напряжения транзистора и не в состоянии открыть транзистор Т₂. Сигнал, поступающий с коллектора открытого транзистора Т₁ через конденсатор С₁ и имеющий низкое значение 0,2в, также не создаст условий для перехода транзистора Т₂ в открытое состояние. Таким образом, после подачи комбинации сигналов R=S=+0,2 В транзистор Т₁ останется в открытом состоянии, а транзистор Т₂ – в закрытом, т. е. в интервале от 0 до t₁ триггер не меняет свое первоначальное состояние «0». В момент времени t₁ осуществляется изменение комбинации сигналов на входах R и S: на входе R остается значение 0,2 В, а на вход S подается высокий потенциал +5 В (2-я строка табл. 2.1). Высокий уровень напряжения, подаваемый по входу S через диод D₂ поступает на базу транзистора Т₂. Возникает ситуация, когда потенциал базы становится более положительным, чем потенциал эмиттера, транзистор Т₂ начинает открываться. Открытие транзистора происходит не резко, а постепенно за время фронта t_ф (рис. 2.8), что, в свою очередь, приведет к падению потенциала на коллекторе транзистора Т₂. Это падение потенциала через конденсатор С₂ будет передавать на базу транзистора Т₁. Транзистор Т₁ начнет постепенно закрываться, а потенциал на его коллекторе расти. Эти процессы протекают параллельно, причем постепенное открытие транзистора Т₂ приводит также к постепенному закрытию транзистора Т₁. Через время t_ф транзистор Т₁ окончательно закроется, а транзистор Т₂ откроется, и триггер перейдет в состояние «1». В момент времени t₂ происходит смена сигналов на входах R и S в соответствии с 3-й строкой (табл. 2.1). На вход триггера R подается высокий уровень напряжения +5 В (значение «1»), а на вход S – низкий уровень напряжения +0.2 В (значение «0»). При такой комбинации входных сигналов схема поведет себя следующим образом: высокий уровень напряжения +5 В, подаваемый на вход R, начнет открывать закрытый транзистор Т₁. Низкий уровень напряжения +0,2 В, через диод D₂ поступает на базу открытого транзистора Т₂ и не изменит его состояния. Открытие Т₁ приведет к уменьшению потенциала на его коллекторе, которое будет передаваться через конденсатор С₁, на базу открытого транзистора Т₂, который постепенно начнет закрываться. Через время t_ф транзистор Т₁ окончательно откроется и на его коллекторе сформируется низкий уровень напряжения +0,2 В, а Т₂ закроется и на его коллекторе сформируется высокий уровень напряжения +5 В. Триггер перейдет в состояние «0». Общим для интервалов t₁–t₂, t₂–t₃ является то, что через время t_ф транзисторы устанавливаются состояния: один закрыт, а другой обязательно в это время открыт.

В 4-й строке табл. 2.1 представлена комбинация входных сигналов S=R=1, которая для данного типа триггеров является запрещенной. Запрет на подачу сигналов данной комбинации объясняется тем фактором, что в этом случае оба транзистора Т₁ и Т₂ перейдут в открытое состояние, поскольку на их базах будет потенциал более положительный, чем на эмиттерах. В результате открытого состояния обоих транзисторов на выходах Q и Q будут сформированы сигналы низкого уровня напряжения +0,2 В, соответствующие логическому «0», т. е. на выходах Q и Q будут нули. Данная комбинация выходных сигналов не является определенной и устойчивой, так как после снятия комбинации входных сигналов S=R=1 триггер с вероятностью 50% может перейти в состояние «0» или в состояние «1». Именно по этой причине подача двух сигналов со значением «1» на входы R и S триггера, построенного на элементах «ИЛИ-НЕ», одновременно является запрещенной.

Подробное описание функционирования асинхронного RS-триг-гера, приведенное выше, дает основание сделать вывод о том, что триггер действительно является физическим аналогом одного двоичного разряда, поскольку одно из устойчивых состояний со значением напряжения +5 В на прямом выходе триггера Q закрепляется за состоянием «1», а другое со значением напряжения +0,2 В – за состоянием «0.

Таблица переходов (табл. 2.1) может быть также подтверждена на основании рассмотрения функционирования RS-триггера по его функциональной схеме (рис. 2.7а). При подаче первой комбинации входных сигналов R=S=0, необходимо исходить из его исходного состояния. Если предположить, что исходное состояние триггера было «1», то тогда на нижнюю схему «ИЛИ-НЕ» будут поступать сигналы «1» и «0» и на выходе Q будет «0». Два «0» на верхней схеме «ИЛИ-НЕ» обеспечат «1» на выходе Q, т. е. условие «хранения» информации выполняется. При исходном состоянии «0» на входах нижней схемы «ИЛИ-НЕ» будут два значения «0», что приведет к формированию сигнала «1» на ее выходе. На входах верхней схемы «ИЛИ-НЕ» в то же самое время будет комбинация сигналов «0» и «1», что, в свою очередь, обеспечит формирование сигнала «0» на выходе Q, т. е. условие «хранения» информации также выполняется. Комбинация входных сигналов в соответствии с второй строкой табл. 2.1 приведет к формированию сигнала «0» на выходе Q, что, в свою очередь, обеспечит наличие двух «0» на входах верхней схемы «ИЛИ-НЕ» и формированию сигнала «1» на выходе Q. Обратная комбинация входных сигналов в соответствии с 3-й строкой той же таблицы приведет к ситуации, когда поступление «1»-ого сигнала на вход верхней схемы «ИЛИ-НЕ» приведет к формированию на ее выходе сигнала «0», а на нижней – «1». Подача комбинации входных сигналов R=S=1, приведет к формированию «0»-ых сигналов на выходах Q и Q. Ранее подобная ситуация рассматривалась, она является неопределенной, а в связи с этим и запрещенной. Таким образом, доказана справедливость таблицы переходов на примере принципиальной и функциональной схем электронного RS-триггера.

В современных ЭВМ полупроводниковые триггеры в качестве запоминающих элементов используются в основной памяти, всевозможных постоянных запоминающих устройствах, флэш-картах и т. д. Габаритные размеры современных триггеров позволяют на площади в копеечную монету размещать их в количестве 10 000 штук и более. Такие размеры позволили значительно сократить узлы и блоки ЭВМ и, как следствие, приступить к выпуску переносных и карманных компьютеров со значительно лучшими техническими характеристиками, чем у многотонных ЭВМ 3-го поколения. Современные микропроцессоры в силу их миниатюрных размеров содержат сотни миллионов триггеров. Это позволяет создавать принципиально новые, более мощные блоки, входящие в состав процессоров, и улучшать их технические характеристики.

Глава 3