Конвейерная КЭШ второго уровня. (L2 CACHE).

КЭШ(cache/запас) - это буферное статическое ОЗУ между процессором и памятью. Оно выравнивает быстродействие оперативной памяти и процессора. Это достигается за счет упреждающего чтения памяти (считывается больше чем запрашивает процессор) и накоплении данных перед записью (откладывание записи или "write back"), что позволяет сделать число циклов обращения к основной памяти меньшим, а длину пакета при каждом обращении большей.

Оперативная память разделяется на блоки, с которыми и работает КЭШ. Признаки блоков (свободен, занят, помечен для дозаписи и т.д.) хранятся в отдельной микросхеме ОЗУ признаков блоков "TAG" (см. Приложение 1).

В семействе Pentium применяется 4х связная схема кэширования. Она позволяет 4 блокам КЭШ памяти буферизацию нескольких блоков ОЗУ.

Схема кэширования и максимальный размер кэширусмой оперативной памяти определяется контроллером КЭШ (см. табл. 1.2.).

КЭШ расположенная в процессоре, так называемая КЭШ первого уровня (L1 CACHE) работаст немного по другим принципам.

Время выборки КЭШ меньше, чем период тактового сигнала шины процессора. Объем КЭШ значительно меньше, чем объем ОЗУ. В случае переполнения КЭШ памяти из нее вытесняется наименее используемая страница.

Микросхемы конвейерной КЭШ имеют синхронный интерфейс, позволяющий осуществить пакетный доступ к расположенному в микросхеме ОЗУ. Во всех рассматриваемых чип сетах цикл доступа к КЭШ памяти имеет шаблон 3-1-1-1. К примеру, на частоте 66МГц шины процессора за один цикл будет доступно 32 байта КЭШ памяти за время 60нс.