Синтезатор частот.

Микросхема синтезатора тактовых частот (см. рис.1.2.) синтезирует тактовые частоты для всех шин системной платы от одного генератора и содержит элементы фазовой задержки некоторых тактовых сигналов (clock skew).

Использование синтезатора позволяет гибко перенастраивать тактовые частоты системной платы и синхронизировать работу всех устройств.

Первичная частота задастся от кварцевого генератора с частотой 14.31818 МГц.

Вес остальные частоты получаются путем деления или умножения первичной частоты. Коэффициенты умножения перестраиваются перемычками на системной плате.

На рисунке Приложение 1 показано, что все сигналы тактовой частоты на системной плате подводятся к каждому элементу отдельно.

В таблицу 1.1. сведены основные тактовые сигналы, синтезируемые для работы системной платы. Диапазоны указаны для чип сета 430VX.

Таблица 1.1. Основные тактовые частоты устройств на системной плате 430VХ.

Синтезатор частот необходим для обеспечения работы шин с синхронной передачей данных. Они обладают гораздо большей пропускной способностью, чем асинхронные шины. Поэтому все высокоскоростные узлы компьютера соединены синхронными шинами. К примеру, шина процессора, синхронная динамическая память (DIMM), шина PCI.

Рис. 1.3. Принцип работы синхронного обмена данными.

Па рисунке 1.3. показана принципиальная временная диаграмма синхронной передачи данных. В асинхронной передаче данных управляющие сигналы поступают в произвольные моменты времени. В случае же синхронной передачи управляющие сигналы привязаны к тактовому сигналу.

На диаграмме показана привязка к спадам тактового сигнала. Информация по шине передастся пакетами. Пакет содержит адрес получателя, команду и одну или более посылок данных. Каждое устройство, подсоединенное к шине и включенное на прием, распознает адрес пакета. Когда устройство идентифицирует передаваемый по шине пакет, оно отвечает сигналом подтверждения приема и начинает отработку протокола шины в зависимости от поступившей команды.

Одна передача данных производится за один такт.

На диаграмме заштрихованной областью показано время переключения состояний сигналов.

Запись состояния сигналов в регистры устройств происходит по фронту тактового сигнала. Если передатчик пакета или приемник по каким-то причинам не успевает передавать или принимать данные (например, время доступа к памяти больше времени между двумя соседними передачами данных) то в пакет вставляются такты задержки.

Такты задержки могут вставлять в цикл, как приемник, так и передатчик данных.

Обычно принято изображать пакет в виде шаблона «3-1-1-1». где цифры означают, за сколько тактов передается одно слово данных. Разрядность слова определяется разрядностью шины. Первое слово данных передается за 3 такта, а остальные 3 слова, передаются за один такт каждое. Количество цифр в шаблоне зависит от длины пакета. Количество данных передаваемых в одном пакете зависит от длины пакета и разрядности слова.

Зная частоту шины, ее разрядность и шаблон цикла можно определить, сколько данных, и за какое время будет по этой шине передано.

Управляющие сигналы и сигналы данных передаются с задержкой, поэтому используется задержанное тактирование. Наглядно это можно представить изменением хода времени в приемнике и передатчике. Часы приемника «отстают» от часов передатчика. Например, шина PCI имеет 4 слота. Сигналы управления и данных к разным слотам приходят в разное время. Чтобы не было ошибок в работе, тактовые сигналы задерживаются от слота к слоту. Таким образом, устраняется влияние задержки сигналов.

Для каждого типа чип сета разрабатывается своя микросхема синтезатора частот. Это связано с топологией печатной платы и количеством устройств подсоединенных к шинам с синхронной передачей данных.

Северный мост. Как видно из структурной схемы (Приложение 1) северный мост обеспечивает соединение шины процессора с шиной PCI. Так же в этом функциональном блоке находится контроллер КЭШ памяти и контроллер оперативной памяти.

Название чип сета (и типа системной платы) берется от названия северного моста, видимо потому, что все свойства компьютера определяются именно им.

Во всех рассматриваемых чип сетах функциональный блок северного моста выполнен в виде одной микросхемы в корпусе QFP для 430FX, 430VX и в корпусе BGA для 4301IX и 430ТХ.

В таблице 1.2. приведены различия между этими микросхемами.

Таблица 1.2. Различия параметров северного моста семейства Pentium.

Цифровую логику в северном мосте можно разделить на 3 функциональные части: