Разработка устройств сопряжения для Q-bus
В связи с тем, что в новых разработках магистраль Q-bus практически не используется, рассмотрим в качестве чисто учебной задачи примеры проектирования интерфейсных узлов модулей ввода-вывода.
Задача 1: Разработать интерфейсный узел модуля вывода, содержащего два 12-ти разрядных регистра с адресами 177750 и 177752, не использующий сигнал ВУ.
|
| Рис. 9.28 Схема сопряжения с магистралью |
Реализацию модуля выполним на микросхемах шинного формирователя (рис. 9.29).
| Таблица истинности
| ||||||||
| Рис. 9.29 Шинный формирователь |
Представим схему селектора адреса
Распознавание адреса 177750 или 177752
|
| Рис. 9.30 Схема селектора адреса |
Пример 2: Разработать модуль вывода. Адреса трех регистров: 170002, 170004, 170010. Разрядность данных 8 бит. Сигнал ВУ используется.
Рис. 9.31 Схема сопряжения с магистралью
Контрольные вопросы и задания
1. Какие задачи должны быть решены при разработке устройств сопряжения?
2. Какая логика используется на магистрали ISA?
3. Синхронной или асинхронной магистралью является магистраль ISA?
4. На каких элементах могут быть реализованы селектора адреса на магистрали ISA?
5. Охарактеризуйте достоинства и недостатки реализации селектора адреса на магистрали ISA на разных элементах.
6. В чем специфика устройств сопряжения для магистрали Q-bus?
7. Какие наиболее перспективные варианты реализации интерфейсных блоков существуют в настоящее время?
Дата добавления: 2016-03-10; просмотров: 879;