Построение селекторов адреса

Второй основной интерфейсной функцией, выполняемой УС, работающими в режиме программного обмена, является селектирование или дешифрация адреса. Эту функцию выполняет узел, называемый селектором (дешифратором) адреса, который должен выработать сигналы, соответствующие выставлению на шине адреса магистрали кода адреса, принадлежащего данному УС, или одного из зоны адресов данного УС. Обобщенная схема селектора адреса для УС, работающего как устройство ввода/вывода, показана на рис. 9.11. Здесь шина А — это шина адреса магистрали, шина AS — внутренняя шина УС, на которой присутствует код, сравниваемый с адресом магистрали (может отсутствовать), ADR — выходные сигналы селектора адреса, формируемые при обращении по магистрали к данному УС.

Рис. 9.10 Варианты построения приемопередатчиков данных

Заметим, что совсем не обязательно дешифровать все линии адресной шины магистрали. Довольно часто для упрощения схемы УС удобно часть этих линий отбросить, не заводить на селектор адреса. При этом важно, чтобы адреса проектируемого УС не перекрывались с адресами, занятыми другими устройствами компьютера. Наиболее часто отбрасывают младшие разряды адреса.

Рис. 9.11. Структура селектора адреса.

Рассмотрим селектор адреса для УС, работающего в адресном пространстве памяти. В этом случае необходимо обрабатывать 20 разрядов адресной шины (при полном объеме памяти до 1 Мбайта) или все 24 разряда адресной шины (при полном объеме памяти до 16 Мбайт). Надо отметить, что разработка УС, работающего как устройство ввода/вывода, гораздо проще. Переход в адресное пространство памяти вызывается обычно необходимостью ускорения обмена с внутренним ОЗУ или ПЗУ, входящим в состав УС. Но в этом случае селектор адреса не должен обрабатывать столько младших разрядов адреса, сколько адресных входов имеет это ОЗУ или ПЗУ. Например, если внутреннее ОЗУ имеет организацию 1К х 8 (десять адресных входов), то десять младших разрядов адреса SA0 ... SA9 должны подаваться не на селектор адреса, а (через соответствующие буфера) непосредственно на адресные входы ОЗУ. Разряды адреса LA17 ... LA23 перед подачей на селектор адреса должны быть зафиксированы на все время цикла обмена (рис. 9.12). Отметим, что при использовании микросхемы регистра с малыми входными токами можно обойтись без входных буферов как для сигналов LA17 ... LA23, так и для сигнала ALE.

Помимо сигналов, показанных на рис. 9.11, на селектор адреса часто подают сигнал AEN, который при этом используется для запрещения выработки выходных сигналов. То есть, если по магистрали осуществляется прямой доступ к памяти, то устройство ввода/вывода должно быть обязательно отключено от магистрали и не должно реагировать на выставляемые на шине адреса коды.

Рис. 9.12 Обработка сигналов LA17…LA23

Рассмотрим несколько наиболее характерных схемотехнических решений селекторов адреса. Но сначала выделим требования, предъявляемые к ним:

• высокое быстродействие (селектор адреса должен иметь задержку не более чем интервал между выставлением адреса и началом сигнала строба обмена);

• возможность изменения селектируемых адресов (это особенно важно для устройств ввода/вывода из-за малого количества свободных адресов);

• малые аппаратурные затраты.

Самое простое решение при построении селектора адреса — ис­пользование только микросхем логических элементов. Например, на рис. 9.13 показана схема, реагирующая на единственный адрес 3CF. Основным достоинством такого подхода является высокое быстродействие (для схемы на рис. 9.13 задержка не превышает 30 нс при выбранных элементах). При использовании микросхем с малыми входными токами можно обойтись без буферов. Но есть и недостатки: необходимость проектирования схемы заново для каждого нового адреса, невозможность смены адреса, сложность организации выбора нескольких адресов. Если надо предусмотреть возможность изменять выбираемый адрес, то можно использовать отключаемые инверторы для всех линий адреса. Тогда, подключая или отключая нужные инверторы с помощью перемычек или переключателей, мы получаем возможность перестраивать в некоторых пределах наш селектор адреса. Другой путь — применение элементов "исключающее ИЛИ", работающих как управляемые инверторы. На рис. 9.14 показан такой же, что и на рис. 9.13, селектор адреса, но выбирающий в зависимости от кода на шине AS, задаваемого перемычками, адреса 3CF, 2CF, ICF, OCF и т.д. (всего 8 возможных адресов).

Рис. 9.13. Селектор адреса на логических элементах

Селекторы адреса могут быть реализованы также на микросхемах стандартных дешифраторов. Вообще говоря, можно построить селектор адреса только на этих микросхемах, но объем аппаратуры получается при этом очень большим. Поэтому более правильным решением будет обработка старших адресных разрядов какой-то другой схемой (например, одним или несколь­кими логическими элементами), а младших — с помощью одной микросхемы дешифратора. Примером может служить селектор адреса на рис. 9.15, сигналы на выходах которого соответствуют выбору шестнадцати адресов в пределах зоны, задаваемой другой частью схемы (обозначена AS). Вовсе не обязательно использовать дальше все сигналы ADRO ... ADR15, можно с помощью перемычек применять их для из­менения адресов УС. Отметим такое достоинство этого подхода по сравнению с рассмотренным ранее, как возможность селектирования нескольких адресов.

Рис. 9.14. Использование элементов «Исключающее ИЛИ» для изменения селектируемого адреса

Следующий метод реализации селектора адреса — использование микросхем цифровых компараторов кодов, на одну входную шину которых подается адрес из магистрали, а на другую входную шину — код AS, соответствующий селектируемому (выбираемому) адресу. Очевидно, что каскадируя эти микросхемы, можно построить селектор адреса исключительно на них, но это приведет к значительным аппаратурным затратам. Гораздо эффективнее применять компараторы кодов для изменения селектируемых адресов.

Наконец, наиболее универсальными являются селекторы адреса на базе ППЗУ, ПЛМ и ИС ПЛ. В таком случае селектируемый адрес (или селектируемые адреса) зависит не от схемотехнических решений и не от кода, задаваемого переключателями, а от прошивки ППЗУ, ПЛМ или ИС ПЛ. Такой подход требует решения двух задач:

- выбора микросхемы;

- разработки таблицы прошивки.

Рис. 9.15. Селектор адреса с использованием микросхемы дешифратора.