Оперативные запоминающие устройства (ОЗУ)

ОЗУ подразделяются на статические и динамические. Запоминающие элементы статических ОЗУ – триггеры с цепями установки и сброса. Статические ОЗУ могут быть реализованы по любой технологии – ТТЛ, ТТЛШ, КМОП и др. Сейчас наиболее распространенной стала технология КМОП благодаря своей технологичности.

Статические ОЗУ имеют высокой быстродействие, вследствие чего они широко используются в быстродействующей кэш-памяти, ЗУ последовательного типа, в микроконтроллерах для реализации небольших по объему блоков памяти.

Запоминающий элемент на n-МОП транзисторах содержит два инвертора VT₃ и VT₄, выполненных на основе ключей с нагрузочными транзисторами VT₁ и VT₂ (рис.26.5). За счет ПОС инверторы образуют RS-триггер. Выходы триггера через транзисторы VT₅ и VT₆ соединены с шинами считывания – записи столбцов. Одна из шин столбцов соединена с прямым выходом триггера (по схеме левый), другая – с инверсным (по схеме правый). Через шины столбцов можно считывать состояние триггера, а также можно записывать данные в триггер, подавая низкий потенциал логического нуля на ту или иную шину.

Рис.26.5. Принципиальная схема статического ЗЭ на МОП-транзисторах

Подача нуля на вход «установка в «1» снижает стоковое напряжение транзистора VT₃, что запирает транзистор VT₄ и повышает напряжение на его стоке. Это открывает транзистор VT₃ и фиксирует созданный на его стоке низкий уровень напряжения даже после снятия сигнала записи. Таким образом, триггер устанавливается в состояние логической единицы. Точно так же нулевым сигналом по шине «установка в «0» можно установить триггер в нулевое состояние. Эти состояния могут длиться сколь угодно долго, пока включено питание схемы. При выборе строки со своими шинами столбцов соединяются все ее триггеры, но с выходными цепями записи связываются только те ячейки, которые активизированы сигналом «выбор ячейки».

Данный ЗЭ позволяет производить чтение-запись информации по одним и тем же выводам. Для считывания информации, записанной в ЗЭ, нужно подать сигнал «выбор ячейки». При этом оба транзистора VT₅ и VT₆ открываются и через транзистор, подключенный к триггеру с положительным напряжением, протекает ток, поступающий в соответствующую разрядную шину.

Условное графическое изображение ИС статического ОЗУ приведено на рис.26.6 (организация микросхемы 16К × 1), структурная схема совпадает со схемой на рис.26.1.

Рис.26.6. Условное графическое обозначение статического ОЗУ типа 132РУ6

В качестве примера на рис.26.7 приведена структурная схема и схема расположения выводов статического ОЗУ K6X8016 фирмы Samsung Electronics информационной емкостью 8Мбит с организацией 512К × 16.

Рис.26.7. Статическое ОЗУ с организацией 512К × 16

Микросхема имеет следующие выводы:

– выбор кристалла; V_СС – питание;

– чтение; V_SS – общий;

– запись; U_B – выбор старшего байта;

А₀ – А₁₈ – адрес; L_B – выбор младшего байта;

I/O₁ – I/O₁₆ – вход/выход данных.

В этой микросхеме запись/чтение осуществляется по одной шине, работу с младшими и старшими разрядами данных можно производить раздельно.

Динамические ОЗУ хранят информацию в виде заряда конденсатора. Запоминающий элемент динамического ЗУ гораздо проще, чем статического, что позволяет разместить на кристалле микросхемы гораздо больше ЗЭ, что обусловливает высокую информационную емкость динамических ЗУ.

По сравнению со статическими ОЗУ, динамические имеют меньшее быстродействие, но они проще, дешевле и имеют высокую степень интеграции, что дает высокую информационную емкость. В настоящее время выпускаются динамические ОЗУ емкостью до 256 Мбит.

Следует отметить, что любой конденсатор обладает собственным саморазрядом. В связи с этим в динамических ОЗУ требуется периодическое восстановление (регенерация) заряда на конденсаторах. Для этого информация с ЗЭ периодически считывается и затем повторно записывается с восстановлением требуемого уровня напряжения. В реально выпускаемых ОЗУ регенерация заряда конденсаторов ЗУ выполняется через каждые 1…2 мс, что соответствует частоте регенерации 0,5…1 кГц.

Устройство типового ЗЭ динамического ЗУ приведено на рис. 26.8. Хранение информации происходит на емкости C_ЗИ (затвор – исток) полевого транзистора, который также выполняет роль ключа выборки.

Рис.26.8. ЗЭ динамического ОЗУ

Сохранность информации при выборке и хранении обеспечивается при помощи усилителя-регенератора. Режим хранения обеспечивается периодической регенерацией заряда емкости С_ЗИ с частотой несколько сотен герц. В процессе регенерации уменьшение заряда на емкости компенсируется усилителем-регенератором.

Особенностью почти всех динамических ОЗУ является мультиплексирование шины адреса. Адрес делится на два полуадреса, один из которых представляет собой адрес строки, второй – адрес столбца. Оба полуадреса подаются на одни и те же адресные выводы ИС поочередно. Такое мультиплексирование необходимо для уменьшения числа выводов корпуса ИС, что особенно актуально для динамических ОЗУ, имеющих большую емкость и большую разрядность адресов. Такое построение ИС динамического ОЗУ обеспечивает меньшее быстродействие, чем статического.

Рис.26.9. Динамическое ОЗУ A43L4616

На рис. 26.9 приведена схема ИС динамического ОЗУ фирмы AMIC Technology A43L4616 емкостью – 256 Мбит с информационной организацией 16М х 16 бит.

Микросхема управляется следующими основными сигналами.

CLK – синхросигнал;

CS – разрешает или запрещает декодирование команд;

СКЕ – разрешает или запрещает внутреннее тактирование и функционирование входных и выходных буферов;

А0 – А12 – адрес столбцов (RA0 – RA12)/колонок (CA0 – CA8);

BS0, BS – выбор банка памяти;

RAS – строб адреса строк;

CAS – строб адреса столбцов;

DQM – маскирование данных ввода/вывода;

DQ0 – DQ15 – входные/выходные данные;

WE – разрешение записи.

Микросхема имеет четыре банка памяти организацией 4М×16 бит. Адресная информация состоит из трех частей: адреса банка; адреса колонки и столбца, которые подаются последовательно в соответствии с сигналами и . Буфер адреса строк содержит счетчик адресов, используемый для регенерации данных с помощью перебора строк в режиме чтения.

Микросхема работает с тактовой частотой 143 МГц. В схеме реализована авторегенерация, частота регенерации составляет 8 кГц. ИМС выполнена в корпусе с 54 выводами.