Построение плат памяти

Емкость микросхемы памяти оценивается числом бит (или байт) информации, которую она может хранить. Это число соответствует количеству комбинаций, которое можно выставить на ее адресных входах. В большинстве случаев емкость одной микросхемы оказывается недостаточной, так что приходится использовать несколько микросхем.

Табл.26.1.

Выводы FRAM FM20L08

Наименование вывода	Описание
A(16:0)	Адресные входы
	Вход выбора микросхемы
	Чтение
	Запись
DQ(7:0)	Линии данных
	Выход схемы контроля напряжения
VDD	Напряжение питания 3.3В
VSS	Общий питания

На рис. 26.19 представлена упрощенная структурная схема памяти микропроцессорной системы. Для построения памяти 1кБ применены 2 ИМС по разрядных слов каждая. В зависимости от структуры шины конкретной МП системы, примененных схем памяти для построения реальной системы (платы памяти) требуется дополнительные ИМС.

А0 – А15 – адресные линии памяти.

А0 – А9 – внутренняя шина (внутренняя линия адреса).

D0 – D7 – двунаправленная линия, составляющая шину данных.

– сигнал для вывода данных из памяти на шину данных МП системы.

– сигнал для записи данных из МП в память.

Все адресные сигналы подлежат буферированию, что выполнено на ИМС ТТЛ типа малой степени интеграции. Они служат для развязки шин микро ЭВМ и внутренних адресных входов внутри памяти. В небольших схемах памяти буферы могут не использоваться. А0 – А8 – адресная шина с буферами непосредственно на ИМС памяти. А9 служит для выбора одной из двух ИМС памяти. Следовательно, адресуемая ячейка находится в одной из двух 512 битовых областей памяти. А9 поступает через схему «ИЛИ» на одну из ИМС памяти, а через вторую схему «ИЛИ» на вторую схему памяти, следовательно, когда выбрана одна из ИМС, доступ ко второй закрыт.

Адреса А10 – А15 сравниваются с набором данных адресов, набранного посредством тумблеров S1 – S6. Выходной сигнал схемы сравнения содержит информацию о том, имеет ли место обращение к данной памяти. Если адресные сигналы совпадают с адресом полученным набором тумблеров, то на выходе схемы сравнения формируется сигнал логического «0», который разрешает выбор кристалла на данной плате памяти. Если не совпадают сигналы А10 – А15 с S1 – S6, то на выходе схемы сравнения формируется сигнал логической «1», запрещающий обращение к данной плате памяти. Если на линиях S1 – S6 все «0», то плата памяти будет реагировать на адреса от 0 до 1 кБ, если S1 = 1, S2 – S6 = 0 – на адреса 1кБ – 2кБ и т.д. Следовательно, наращивание памяти возможно до 64 кБ с помощью тумблеров S1 – S6.

Линии D0 – D7 связаны с кристаллами с помощью шинных приемопередатчиков (формирователей). Эти формирователи выполняют 2 функции: обеспечивают ввод (запись) данных и вывод (считывание) при соответствующих сигналах «чтение» и «запись».

Рис. 26.19. Структурная схема памяти МП системы

ГЛАВА 27