Описание временных диаграмм входных и выходных сигналов и протоколов обмена данными по шине ISA, используемых в разрабатываемом интерфейсе.

В режиме программного обмена информацией на магистрали ISA выполняются четыре типа циклов:

• цикл записи в память;

• цикл чтения из памяти;

• цикл записи в устройство ввода/вывода;

• цикл чтения из устройства ввода/вывода.

Наиболее часто УС проектируются как устройства ввода/ вывода. Временные диаграммы циклов обмена для этих случаев приведены на рис. 3.1. и 3.2. (все временные параметры приведены для частоты SYSCLK, равной 8 МГц).

Циклы начинаются с выставления задатчиком адреса на линиях SA0...SA15 и сигнала -SBHE. Несмотря на потенциальную возможность адресации по 16 линиям адреса, чаще всего используются только 10 младших линий SA0...SA9, так как большинство разработанных ранее плат расширения используют только их, и, следовательно, за исключением особых случаев нет смысла обрабатывать старшие разряды SA10...SA15.

Рис. 3.1. Временные диаграммы циклов программного обмена с устройствами ввода/вывода (интервалы в наносекундах).

В ответ на получение адреса исполнитель, распознавший свой адрес, должен сформировать сигнал -I/O СS16 в случае, если обмен должен быть 16-разрядным.

Далее следует собственно команда чтения или записи. При цикле чтения задатчик выставляет сигнал -IOR, в ответ на который исполнитель (УС) должен выдать данные на шину данных. Эти данные должны быть сняты исполнителем после окончания сигнала -IOR. В цикле записи задатчик выставляет записываемые данные и сопровождает их стробом записи -IOW. Здесь надо отметить, что хотя в соответствии со стандартом установка записываемых данных предшествует выставлению -IOW, в некоторых компьютерах реализуется обратный порядок: сначала выставляется -IOW, а затем появляются данные. Поэтому при проектировании УС надо рассматривать как момент действительности данных только задний ( положительный ) фронт сигнала -IOW.

В случае, когда УС не успевает выполнить требуемую от него команду в темпе магистрали, оно может приостановить на целое число периодов сигнала SYSCLK завершение цикла чтения или записи с помощью снятия (перевода в низкий уровень) сигнала I/O СH RDY (так называемый удлиненный цикл). Это осуществляется в ответ на получение сигнала -IOR или -IOW. Сигнал I/O СН RDY может удерживаться низким не более 15,6 мкс, в противном случае процессор переходит в режим обработки немаскируемого прерывания. Отметим, что некоторые изготовители персональных компьютеров указывают в сопроводительной документации другие допустимые величины этого временного интервала (например, 2,5 мкс), так что не следует ориентироваться на максимальную величину, указанную в стандарте, иначе нет гарантии работы УС во всех компьютерах.

Рис. 3.2. Временные диаграммы циклов программного обмена с памятью (временные интервалы в наносекундах).

Для асинхронного режима обмена (удлиненного цикла) здесь также используется сигнал I/O СН RDY. Отметим, что УС, работающее как память, должно обрабатывать все адресные разряды, включая LA17...LA23.