ЛЕКЦИЯ 32. ПОСЛЕДОВАТЕЛЬНОСТНЫЕ УСТРОЙСТВА

В сложных электронных устройствах вместе с комбинационными схемами применяются и такие, у которых есть "память". Значения их выходных сигналов зависят не только от того, какие сигналы действуют в данный момент времени на входе, но и от того, каково было внутреннее состояние схемы ранее. В качестве элементов памяти, как правило, используются триггеры. Схемы, содержащие и логические элементы, и элементы памяти, называются последовательностными.

1. СЧЕТЧИКИ ИМПУЛЬСОВ

Одной из наиболее распространенных операций в устройствах дискретной обработки информации является счет импульсов (таймеры, ЭСЧ, цифровые измерительные приборы, АЦП и т. п.). Эту операцию выполняют счетчики, которые по назначению делятся на простые (выполняющие операцию суммирования и вычитания) и реверсивные.

Простые счетчики осуществляют переходы от предыдущего состояния к последующему только в одном направлении, т. е. могут или суммировать или вычитать импульсы. Реверсивные счетчики имеют переходы в двух направлениях – прямом и обратном.

В зависимости от системы счисления счетчики делятся на двоичные и десятичные. Синхронизация счета бывает двух типов – синхронная (по фронту импульса) и асинхронная (по импульсу).

В основу построения счетчиков положено применение Т-триггеров. Максимальное число, которое может быть записано в счетчике, равно , где n – число разрядов счетчика. Каждый разряд двоичного счетчика представляет собой триггер.

Схема четырехразрядного счетчика на сумму приведена на рис. 32.1, а. На рис. 32.1, б приведены графики напряжений на входе Т и на выходах триггеров Q₁ ÷ Q₄, поясняющие принцип его работы. На схеме введены следующие обозначения:

– "Т" – счетный вход счетчика,

– – выходы разрядов,

– "УСТ" – установка состояния.

Связь между триггерами выполнена по прямым входам. Перед началом счета все триггеры устанавливаются в нулевое состояние – Q₁ = Q₂ = Q₃ = Q₄ = 0. Для этого достаточно подать единичный потенциал по шине "УСТ". Счетные импульсы поступают на вход "Т" первого триггера и переключают его срезом каждого импульса (график Q₁ рис. 32.1, б). Срезом импульсов на выходе Q₁ переключается триггер Т₂ (график Q₂ рис. 32.1, б). Триггеры Т₃ и Т₄ переключаются по аналогичному алгоритму.

Все состояния триггеров счетчика отражаются таблицей состояний 32.1. Нетрудно видеть, что состояния разрядов счетчика представляют собой запись двоичного числа импульсов, поступивших на его вход на данный момент. После записи максимального числа счетчик автоматически обнуляется, т. е. устанавливается исходное состояние: Q₁ = Q₂ = Q₃ = Q₄ = 0. Далее начинается новый цикл счета. При необходимости увеличить число N достаточно подключить к выходу счетчика дополнительные разряды (триггеры).

Аналогично суммирующему счетчику строится счетчик на вычитание. Схема такого счетчика приведена на рис. 32.1, в. В этой схеме связь между триггерами выполнена по инверсным выходам, а шина "УСТ" объединяет установочные входы триггеров "S".

Перед началом счета все триггеры устанавливаются в состояние . С поступлением на вход Т счетных импульсов происходит изменение состояний триггеров на вычитание. Все состояния триггеров приведены в таблице 32.2. Таблица представляет собой двоичную запись линейно убывающих чисел.

Таблица 32.1 Таблица 32.2

№ импульса						№ импульса

Часто возникает необходимость в счетчиках, которые могли бы поочередно выполнять сложение и вычитание поступающих импульсов. Такие счетчики называются реверсивными. Реверсивные счетчики снабжаются системой коммутации связей между триггерами (с прямых на инверсные и обратно), а также одним или двумя счетными входами.

В качестве примера рассмотрим реверсивные счетчики с двумя счетными входами, реализованные в микросхемах К555ИЕ6 и К555ИЕ7. Условное графическое обозначение ИС К555ИЕ6 приведено на рис. 32.2, а. Индексами С1 и С2 обозначены счетные входы счетчика. При прямом счете на входе С2 должно быть напряжение высокого уровня. Для обратного счета напряжение высокого уровня необходимо подать на вход С1. Входы D0 – D3 информационные. Они необходимы для предварительной установки счетчика. Информация с этих входов передается на выходы Q0 – Q3 при низком уровне напряжения на входе . Для сброса информации достаточно подать низкий уровень напряжения на вход .

В ряде случаев возникает необходимость вернуть счетчик в исходное состояние после записи некоторого числа . Для создания такого счетчика достаточно ввести в него цепь ОС. Например, декадные счетчики выполняются на основе четырехразрядных двоичных счетчиков. Но счет необходимо выполнять от 0 до 9, т. е. после записи цифры 9 необходимо возвратить триггеры в исходное состояние. Значит, цепь ОС должна выделить двоичную комбинацию числа 10. Наиболее просто она может быть образована с использованием логического элемента "И" (рис. 32.2, б).

Промышленность выпускает счетчики в виде интегральных микросхем, в том числе двоичные (на сложение и вычитание), двоично-десятичные (декады), реверсивные, с программируемым коэффициентом счета. Например,

К555 ИЕ6; ИЕ7 – двоично-десятичный и двоичный реверсивные четырехразрядные счетчики.

2. РЕГИСТРЫ

Регистрами называют функциональные узлы, предназначенные для хранения n-разрядных двоичных чисел (слов). Основными видами регистров являются параллельный и последовательный.

Схема четырехразрядного параллельного регистра приведена на рис. 32.3. В этой схеме четыре D триггера объединены по входам С. Входами регистра являются входы D-триггеров. Выходы регистра могут иметь ключевую развязку посредством логических элементов "И".

В регистр информация поступает в виде параллельного кода по n проводам. Входы обозначены по разрядам кодовой комбинации . Одновременно на входы С всех триггеров подается логический сигнал "1" – "Запись". Все триггеры срабатывают по переднему фронту импульса С, принимая состояние входов. Для считывания информации достаточно на входы 1 всех логических элементов "И" подать уровень логической "1". Информация присутствует на выходах ; ; ; в виде параллельного кода на интервале длительности импульса "Считывание".

Схема четырехразрядного последовательного (сдвигающего) регистра приведена на рис. 32.4, а. На рис. 32.4, б приведены временные диаграммы, поясняющие его работу.

Для построения регистра применяются D-триггеры. Схема имеет один вход – "x" и выходы каждого разряда – . Тактовые входы всех триггеров объединены по шине "СС" – сигнал сдвига. На вход первого разряда регистра поступает цифровой сигнал записываемого числа (кодовая комбинация). На вход каждого следующего разряда регистра поступает сигнал с выхода предыдущего разряда. Работой схемы управляет тактовая последовательность импульсов СС. Важно, чтобы период следования импульсов СС был равен длительности разряда кодовой комбинации.

Пусть перед записью все D-триггеры находятся в состоянии . Пусть также на вход х последовательно во времени, поступают разряды кодовой комбинации 1011 (диаграмма Х). С поступлением первого импульса СС по его фронту в первый D-триггер записывается первый разряд кодовой комбинации – "1". Во все остальные D-триггеры регистра будет записан "0". Эта информация будет храниться до прихода следующего импульса СС.

К моменту поступления второго импульса СС на вход первого D-триггера воздействует второй разряд кодовой комбинации. Он равен "0". На вход второго D-триггера воздействует сигнал Q₁ = 1. На вход третьего и четвертого D-триггеров воздействует "0". По фронту второго импульса СС эта информация и записывается в соответствующий триггер. Первый разряд кодовой комбинации сдвинулся во второй разряд регистра, а в первый разряд регистра записан второй разряд кодовой комбинации. Далее процессы повторяются.

Каждый импульс СС продвигает записываемую информацию по разрядам регистра от входа к выходу. Поэтому последовательный регистр часто называют регистром сдвига. Фронтом четвертого импульса СС все разряды кодовой комбинации расположатся в разрядах регистра, как показано на рис. 32.4. б. В общем случае для записи n разрядов кодовой комбинации потребуется п импульсов СС.

Поступивший на вход Х последовательный код может быть считан с выходов как параллельный, т. е. последовательный регистр позволяет преобразовать последовательный код в параллельный. Информация, записанная в последовательном регистре, может быть считана с выхода старшего разряда в виде последовательного кода. Для этого достаточно подать n импульсов СС.

Промышленность выпускает регистры в виде интегральных микросхем как параллельные, так и последовательные. Например,

К555 ИР15 – четырехразрядный параллельный регистр;

К555 ИР8 – восьмиразрядный последовательный регистр;

К555 ИР10 – восьмиразрядный сдвиговый регистр, осуществляет параллельно-последовательную запись информации.

3. ЦИФРОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА

Цифровые запоминающие устройства предназначены для записи, хранения и считывания информации, представленной в виде цифрового кода. Основными характеристиками запоминающих устройств являются их информационная емкость, быстродействие и время хранения информации.

Большое разнообразие цифровых запоминающих устройств классифицируют по ряду признаков.

1. По функциональному назначению различают

– постоянные запоминающие устройства (ПЗУ), они представляют собой матрицы пассивных элементов памяти и схемы управления, предназначенные для воспроизведения неизменной информации, занесенной в матрицу при изготовлении;

– оперативные запоминающие устройства (ОЗУ), они обеспечивают запись, хранение и считывание информации в процессе ее обработки;

– программируемые постоянные запоминающие устройства (ППЗУ), они предоставляют возможность однократного электрического программирования после их изготовления;

– репрограммируемые постоянные запоминающие устройства (РПЗУ), допускают многократную электрическую запись информации, но число циклов записи и стирания ограничено (до 10⁴ циклов);

– репрограммируемые постоянные запоминающие устройства с ультрафиолетовым стиранием и электрической записью;

– ассоциативные запоминающие устройства;

– программируемые логические матрицы.

2. По способу хранения информации выделяют

– динамические запоминающие устройства, в которых для хранения

информации используют инерционные свойства реактивных элементов, как правило, конденсаторов;

– статические запоминающие устройства.

3. По технологии изготовления разделяют

– запоминающие устройства на основе биполярных структур;

– запоминающие устройства на основе полевых транзисторов с изолированным затвором;

– запоминающие устройства на основе приборов с зарядовой связью;

– магнитные запоминающие устройства.

4. По способу обращения к массиву памяти различают

– адресные запоминающие устройства;

– безадресные (ассоциативные) запоминающие устройства;

– запоминающие устройства с произвольным обращением (допускающие любой порядок следования адресов);

– запоминающие устройства с последовательным обращением.

В рамках лекции более подробно рассмотрим статическое асинхронное ОЗУ КР537РУ10. Структурная схема ОЗУ приведена на рис. 32.5. Схема включает накопитель на 2048 8 бит, формирователей адреса строк и столбцов, дешифратора адреса строк на семь входов и 128 выходов, дешифратора адреса столбцов на четыре входа и 16 выходов, разрядной схемы, выходных формирователей и блока управления.

Накопитель выполнен на КМОП – элементах памяти. Согласование ОЗУ по входу с уровнями схем на транзисторно – транзисторной логике (ТТЛ – схем) обеспечивают формирователи адреса строк и столбцов. Усиление выходных сигналов до уровней необходимых для ТТЛ – схем осуществляется выходными формирователями. Запись информации в накопитель и ее считывание выполняется разрядной схемой.

Условное обозначение микросхемы приведено на рис. 32.6, а, а в таблице рис. 32.6, б – назначение ее выводов.

Микросхема КР537РУ10 позволяет выполнять запись, хранение и считывание цифровой информации. Выбор необходимого режима работы осуществляет блок управления в соответствии с таблицей истинности, приведенной на рис. 32.7.

КОНТРОЛЬНЫЕ ВОПРОСЫ И ЗАДАЧИ

32.1. Приведите определение и примеры последовательностных устройств.

32.2. Как разделяются счетчики по назначению и по способу синхронизации?

32.3. Предположим, что при монтаже счетчика по схеме рис. 32.1, а допущена ошибка: Т – вход четвертого разряда счетчика подключен к инверсному выходу третьего разряда. Как изменится при этом таблица истинности и последовательность счета на выходах Q₁, Q₂, Q₃, Q₄ в десятичной системе счисления?

32.4. Как следует изменить схему рис. 32.1, а, чтобы получить делитель на 6?

32.5. Какую функцию выполняет схема, приведенная на рис. 32.8?

32.6. Можно ли последовательные регистры использовать для сжатия в n раз считываемой информации? Если можно, то как?

32.7. Как делятся запоминающие устройства по функциональному назначению?

32.8. Используя таблицу истинности рис. 32.7, определите уровни управляющих сигналов , , для считывания информации в прямом коде.

ЛЕКЦИЯ 33. ЦИФРО-АНАЛОГОВЫЕ И АНАЛОГО-