Двухступенчатые триггеры

Т-триггер, или, как его часто называют, счетный триггер, согласно определению входов, должен изменять свое состояние на противоположное по каждому активному логическому сигналу, действующему на информационном входе T. Данному алгоритму работы соответствует таблица переходов (табл. 5), в которой активным считается сигнал лог. 1, и логическое выражение вида

Q_n+1 = Q_nT + Q_nT. (5)

Таблица 5

Это выражение характеризует работу асинхронного T-триггера. Используя (5) и замечания, сделанные при рассмотрении синхронного RS-триггера, можно легко получить выражение для синхронного T-триггера:

Q_n+1 = (Q_nT + Q_nT)C + CQ_n. (6)

Реализация данного режима работы с использование простейшего элемента памяти требует подачи на последний для каждого последующего переключения инверсных значений входных сигналов. Такой режим обеспечивается введением в RS- или D-триггер цепей дополнительной обратной связи (рис. 5).

Рис. 5. Асинхронные Т-триггеры на основе RS- (а) и D-триггеров (б)

Полученные структуры соответствуют алгоритму работы Т-триггера. Однако на практике они не могут обеспечить его надежное функционирование. Это связано с тем, что элемент памяти в данном случае одновременно должен быть источником и приемником информации. Очевидно, что одновременное выполнение этих функций одним триггером невозможно, так как прием новой информации автоматически означает потерю старой. Поэтому при идеальном быстродействии используемых логических элементов приведенные структуры неработоспособны. Также они неработоспособны и при использовании элементов, обладающих собственной инерционностью, либо внешних цепей задержки (рис. 5). Объясняется это следующим: если к моменту изменения сигналов на входах R, S или D сигнал T еще не снят, происходит следующее переключение триггера (он начинает функционировать как генератор незатухающих колебаний). Для их устранения необходимо использовать дополнительный элемент памяти, запоминающий новые значения сигналов R, S или D и подающий их на информационные входы основного элемента памяти только после снятия активного сигнала со входа T, либо искусственно ограничивать длительность сигнала T. Эти принципы реализованы в двухступенчатых триггерах и триггерах с динамическим управлением.

В двухступенчатом триггере противоречия между процессами хранения старой и приемом новой информации решены введением второго запоминающего элемента. Новая информация формируется сначала только во входной ступени триггера при сохранении старой информации в выходной его ступени. Когда новое состояние входной ступени сформировано и снят активный уровень сигнала со входа Т, происходит ее перезапись в выходную ступень устройства. Таким образом, двухступенчатый триггер фактически состоит из двух последовательно соединенных триггеров – ведущего и ведомого (рис. 6).

Рис. 6. Двухступенчатый Т-триггер

Для устранения режима автоколебаний синхронизация работы ведущего и ведомого триггеров осуществляется инверсными логическими уровнями. Часто двухступенчатый триггер называют MS-триггером. По структуре двухступенчатого могут быть построены любые типы триггеров.

JK-триггер является наиболее универсальным триггером, так как на его основе могут быть выполнены любые из описанных ранее типов триггеров. В отличие от RS-триггера, JK-триггер не имеет запрещенных комбинаций входных сигналов и его таблица переходов (табл. 6) в предположении, что активным является сигнал лог. 1, имеет вид:

Таблица 6

Эта таблица отражает определение входов J и K, которые при подаче на них активного входного сигнала соответственно устанавливают и сбрасывают JK-триггер.

ФАЛ, описывающие работу асинхронного и синхронного JK-триггеров:

Q_n+1 = JQ_n + KQ_n, (7)

Q_n+1 = C(JQ_n + KQ_n) + CQ_n. (8)

Из таблицы переходов JK-триггера видно, что при подаче на информационные входы J и K сразу двух активных логических уровней, триггер работает как счетный. Следовательно, структурная схема данного триггера должна повторять схему Т-триггера, т.е. должна содержать дополнительные цепи обратной связи. Поэтому структура JK-триггера базируется на структуре MS-триггера или триггера с динамическим входом (рис. 7).

Рис. 7. Структурная схема JK-триггера

Поскольку введение обратных связей решает задачу исключения запрещенных комбинаций входных сигналов, входы J и K могут функционировать как входы R и S RS-триггера.

Рис. 8. Построение триггеров на основе JK-триггера:

а – синхронный RS-триггер; б – D-триггер; в – синхронный Т-триггер;

г – асинхронный RS-триггер; д – асинхронный Т-триггер