Параллельный сумматор.

Для суммирования чисел в параллельном коде требуется число полных сумматоров, равных разрядности чисел. Схема n – разрядного сумматора приведена на рис. 5.15, а. Условное обозначение четырехразрядного сумматора приведено на рис. 5.15, б.

а) б)

Рис. 5.15 Схема n-разрядного сумматора и его условное обозначение

Сумматоры с различной разрядностью выпускаются в виде ЦИС. Например: 155ИМ1 – одноразрядный сумматор; 155ИМ2 – двухразрядный сумматор; 155ИМ3 – четырехразрядный сумматор.

Последовательный сумматор.

Применение последовательного двоичного кода, когда каждый разряд присутствует в течении одного такта, позволяет обойтись одним сумматором. Разряды поступают младшим разрядом вперед. Схема такого сумматора приведена на рис. 5.16, а, а временная диаграмма его работы на рис. 5.16, б. Элемент D1 полный сумматор, D2 элемент задержки на один такт.

Рис. 5.16 Последовательный сумматор

На рис. 5.16, б приведены временные диаграммы при суммирования чисел А = 1011, В = 1001. Результат равен S = 10100.

Дешифраторы

Дешифратором называют преобразователь одного кода (обычно n - разрядного двоичного) в другой код. Таблица истинности для преобразования четырехразрядного двоичного кода числа А₃А₂А₁А₀ в унитарный (единичный) код приведена в табл. 5.8. Единичное значение сигнала CS разрешает дешифрацию, при нулевом сигнале CS все выходы дешифратора принимают нулевые значения независимо от входного двоичного кода.

Принципиальная схема дешифратора, соответствующая табл. 5.8, приведена на рис. 5.17, а, а его условное графическое изображение на рис. 5.17, б.

Таблица 5.8 Таблица истинности дешифратора

Дешифраторы обычно используются для выбора конкретного устройства по его адресу, заданному в двоичном коде. Наращивание разрядности дешифратора достигается каскадным включением нескольких дешифраторов малой разрядности. На рис. 9 показана структура дешифратора восьмиразрядного двоичного кода, имеющего 256 выходных линий. Дешифратор может быть не полным. Так широко применяется двоично-десятичный дешифратор, который имеет десять выходных линий и расшифровывает только десять первых комбинаций входного двоичного кода.

а) б)

Рис. 5.17 Дешифратор четырехразрядного двоичного кода в унитарный код

а) – принципиальная схема, б) – условное графическое обозначение

Мультиплексоры

Мультиплексором (коммутатором) – называют устройство, которое позволяет подавать сигнал с одного из нескольких входов на один выход. Мультиплексор может быть реализован на базе дешифратора и логических ключей с тремя выходными состояниями. Принципиальная схема такого мультиплексора приведена на рис. 5.18, а, а условное графическое изображение на рис. 5.18, б.

а) б)

Рис. 5.18 Цифровой мультиплексор

Выбор канала осуществляется согласно адресу, задаваемому двоичным кодом А₃А₂А₁А₀. Адрес расшифровывается дешифратором, который разрешает работу соответствующему ключу. Выходы не выбранных ключей находятся в третьем состоянии. Единичное значение сигнала CS на входе дешифратора разрешает мультиплексирование, нулевой сигнал CS переводит выход мультиплексора Y в третье состояние.

Существуют аналоговые мультиплексоры, которые позволяют передавать сигнал произвольного уровня в обоих направлениях между выходом и выбранным входом.

Выводы

Для обработки и преобразования цифровых сигналов применяются различные типы комбинационных устройств, выпускаемых в виде ЦИС. С применением таких ЦИС реализуются операции суммирования, дешифрирования, шифрирования, мультиплексирования, демультиплексирования, преобразования кодов, сравнения кодов и др. Для увеличения числа разрядов, информационных входов или выходов применяются различные способы наращивания разрядности или каскадирования типовых ЦИС.