Теоретические основы вычислительной техники 6 страница

- преобразование прямого кода в обратный (и наоборот);

- преобразование параллельного кода в последовательный (и наоборот);

- выполнение поразрядных логических операций (конъюнкций, дизъюнкций, сложение mod2 и др.)

Основная функция – запоминание.

А. Статический регистр.

n-разрядное слово

Считывание слова в прямом и обратном кодах:

Поразрядные логические операции:

ПК – приём кода

дизъюнкция

конъюнкция

сложение по mod2

Схема регистра без предварительной установки в «0». Требует парафазных входов:

Б. Сдвигающие регистры.

Все разряды соединены последовательно. Нужны сигналы сдвига.

Идея:

ЭП – элементы памяти

ЭС – элементы связи (задержки)

Сдвиг регистра на CRS-триггерах:

парафазный сдвиг 2 такта

Сдвиг регистра на D-триггерах:

Сдвиг регистра на JК-триггерах:

Однотактные схемы

К155ИР1

D₀ – вход последовательной записи

D₁-D₄ – запись параллельным кодом

С₁ и С₂ – входы сдвига вправо и влево

V – вход управления

возможен сдвиг по кольцу

II. Счётчики.

КА выполняющий функцию подсчёта количества импульсов за некоторое время, а также формирования и запоминания двоичного кода, соответствующего этому количеству.

Иначе это: преобразователь числа импульсов в двоичный код.

перенос может быть организован:

- последовательным (рассмотрим)

- сквозным (самостоятельно)

- групповым (самостоятельно)

А. Простые счётчики с последовательным переносом:

_____ - сложение; - - - - - - вычитание; t_{установки max}=

Б. Реверсивные счётчики с последовательным переносом.

Сложение. Вычитание. С и В – постоянные потенциалы.

Пример: Было 3, вычитаем 4, В подаём 1, подаём ûùûùë. Итог -1.

одновременная подача

«1» на вход & и R – уст. в «0»

R₀ – вход общего сброса

С – вход синхронизации параллельной записи

Режимы К155ИЕ7:

параллельной записи: информация на D₁-D₄; R=C=0; +1=-1=1

Режим прямого счёта: +1=ûùë; -1=С=1; R=0

Режим обратного счёта: -1=ûùë; +1=C=1; R=0

2.2. Структура и принципы организации ЭВМ.

2.2.1. Принципы действия и основные характеристики ЭВМ.

Принцип действия рассмотрим по общей структуре:

ЭВМ содержит следующие основные устройства:

АЛУ – производит арифметические и логические преобразования над операндами

УУ – производит автоматически управление вычислительным процессом посредством сигналов управления, посылаемых всем устройствам ЭВМ

ОП – (ОЗУ) – производит запись, хранение и выдачу информации, непосредственно участвующей в вычислительном процессе

УВвода – производит считывание программ и исходных данных с носителей информации.

УВывода – производит выдачу результатов путём отображения её на АЦПУ или экране дисплея

ПУ – позволяет оператору проводить пуск, останов, тестирование ЭВМ и, если надо, вмешиваться в вычислительный процесс

ПРОЦЕССОР=АЛУ+УУ; ЯДРО=ПРОЦЕССОР+ОЗУ

Основные характеристики ЭВМ.

1) Производительность (быстродействие). Оценивается по смесям команд.

«Смесь Гибсона» - (для оценки производительности решения научно-технических задач). Включает: сложение, вычитание, умножение, деление (с фиксированной и плавающей запятыми), логические операции, команды передачи управления, операции с различными коэффициентами.

Производительность:

k – коэффициент, t – время, n – число команд в смеси.

2) Эффективность.

, где S_ЭВМ – стоимость ЭВМ, S_Экспл. – стоимость эксплуатации (помещения, энергии, обслуживания)

3) Объём оперативной памяти.

Оценивается в Кбайтах или Мбайтах. 1Кбайт=1024байта

4) Разрядность машинного слова.

5) Надёжность.

По-разному. Например коэффициент готовности:

, где Т – время наработки на отказ, Т_В – время наработки на восстановление

6) Дополнительные характеристики.

Габариты. Вес. Энергопотребление. Климатические условия. Стоимость. Программное обеспечение и др.

2.2.2. Устройства памяти.

I. Основные понятия и определения.

Память ЭВМ – совокупность устройств для записи, хранения и выдачи информации

Информация – некоторая совокупность сведений, данных, знаний.

По Шеннону – мера неопределённости

, где H – энтропия (мера неопределённости), n – количество состояний, р_k – вероятность k-ого состояния

Измерение информации (количеством) I=H_апр.-Н_апост. есть мера уменьшения неопределённости.

Н_{априорная} – информация до опыта, Н_{апостариорная} – информация после опыта.

Пример:

Бросок монеты.

n=2; p₁=p₂=0,5

Н_апр.=(-0,5log₂0,5)­+(-0,5log₂0,5)=1

H_апост.=0 (после броска).

Следовательно: I=1-0=1. Это бит.

Единица информации это неопределённость любого процесса имеющая 2 равновероятных исхода.

Характеристика памяти.

а) ёмкость памяти

б) удельная ёмкость – отношение ёмкости ЗУ к его физическому объёму

в) быстродействие ЗУ – характеризуется выполнением основных операций: записи и считывания информации.

- время обращения при считывании

- время обращения при записи

t_обр.=max( , ).

=t_{поиска (доступа)}+t_{считывания}+t_записи.

г) стоимость хранения 1-цы информации (бита)

в диапазоне 10^-1-10^-6 руб./бит

Замечание:

увеличение ёмкости ЗУ => уменьшение быстродействия

увеличение времени обращения => уменьшение стоимости бита.

1 – полупроводниковые ЗУ; 2 – ЗУ на магнитных лентах

II. Классификация ЗУ.

а) по физическому принципу:

- электронные (полупроводниковые)

- магнитные

- магнитооптические

- оптические

б) по способу организации доступа к информации:

- с произвольным доступом (время не зависит от места расположения информации в ЗУ) Цикл обращения 10нСек - 1-2мсек

- с прямым доступом (циклическим) (магнитный барабан, диск). Цикл обращения 10мсек - 0,1сек

- с последовательным доступом (магнитная лента). Цикл до нескольких секунд

в) по реализуемым операциям обращения

- с произвольным обращением (и запись и считывание)

- с обращением только при считывании (записи нет)

г) по функциональному назначению в ЭВМ

I

ЗУМик. п – ЗУ микропрограмм

СОЗУ – сверхоперативное запоминающее устройство

II

ОЗУ – оперативное ЗУ

III

Собственная память каналов обмена (оперативное ЗУ канала + буферное ЗУ)

IV

Внешнее ЗУ (диски, барабаны)

хранят основную информацию вне ядра

V

внешнее ЗУ (диски, ленты)

хранят архивные данные

III. Адресная организация ЗУ и их структуры.

Способ организации памяти зависит от методов размещения и поиска информации в запоминающем массиве (ЗМ). Запоминающий массив – совокупность однотипных запоминающих элементов.

Структура адресной организации ЗУ с произвольным доступом:

Каждая ячейка памяти в ЗМ имеет свой адрес.

Поиск слова осуществляется по адресу ячейки.

На принципах адресной организации основано ОЗУ. Адрес ячейки поступает на регистр адреса, т. к. в нём n разрядов то возможна адресация 2^N слов ЗМ. В зависимости от подачи сигнала на «чтение» или «запись» в регистр слова поступит считанное слово, или из регистра поступит в ЗМ.

Развернём структуру:

Операция записи:

Операция считывания:

в зависимости от структуры пространственного размещения ячеек памяти в ЗМ, различают адресные ОЗУ с 2D; 3D; 2,5D; 1D организацией ЗМ. (D – размерность)

2D-организация ЗМ:

Это двумерная организация

(по одному направлению идёт адрес,

а по другому – слово)

БП – блок памяти

n – разрядный адрес на входе

N=2ⁿ

плюс – высокое быстродействие, помехоустойчивость:

минус – сложность адресной части

3D-организация ЗМ:

Количество выходов из адресной части

Выбор ячейки памяти осуществляется совпадением сигналов по двум шинам. Это существенно упрощает дешифратор адреса, но будут полувыбранные ячейки. Опасность ложного считывания (записи) это исключают:

- строгим стробированием сигналов (УФА выдаёт очень короткие импульсы)

- высокой синхронизацией сигналов с УФА и УФС (или УФЗ)

- жёсткой регенерацией.

плюс – проще адресная часть

минус – низкая помехоустойчивость =2

2,5D – организация ЗМ:

является промежуточной. Адрес разбивается на группы, а внутри группы 3D – организация.

1D – организация ЗМ:

Используется для постоянных ЗУ.

Обозначение ОЗУ на схемах:

Таблица рекордов

IV. Ассоциативные ЗУ.

Поиск по ассоциативному признаку.

структура:

P_rАП – регистр ассоциативного признака

Р_rМ – регистр маски

КСС – комбинационная схема сравнения

Р_rCb – регистр совпадения

ФС – формирователь сигналов

Р_rC – регистр слова

В ЗМ хранятся N (n+1)-разрядных слов. n-ый разряд указывает на занятость ячейки (0 – свободна; 1 – записано слово).

Принцип работы:

По входной шине поступает в Р_rАП ассоциативный запрос (в разряды), а в Р_rМ – код маски поиска (в ). n-ый разряд устанавливается в 0. Ассоциативный поиск проводится по совокупности разрядов Р_rАП, которым соответствуют 1-цы в разрядах P_rM (немаскированные разряды). Для слов, у которых цифры в разрядах совпали с незамаскированными разрядами P_rАП, КСС устанавливает 1 в соответствующие разряды P_rCb и 0 в остальные разряды.

Таким образом позиции 1-ц в P_rCb соответствуют адресам слов в ЗМ удовлетворяющих ассоциативному поиску. Комбинационная схема ФС формирует из слова в P_rCb сигналы .

V. Стековая и магазинная память.

Стековая память – безадресная.

Стек – совокупность N связанных поразрядно регистров, образующих массив информации.

УС – указатель стека

Запись и считывание информации осуществляется по принципу: первым пришёл – последним обслужен (LIFO).

Запись только в верхний регистр. При этом все слова вместе с этим сдвигаются на 1 вниз.

Считывание в стеке только из верхнего (0-го) регистра.

УС – счётчик, хранящий количество слов, записанных в стеке или переполнение.

Более сложная организация стека – связанные списки.

Магазинная память.

Первым пришёл – первым обслужен (FIFO).

Примеры ЗУ.

Схемы ЗУ – Р.

РА – ассоциативные ЗУ

РВ – постоянные ЗУ

РУ или РМ – ОЗУ

РР – перепрограммируемые ЗУ

первая буква (Р) – функциональный класс, вторая (А, В, У или М, Р) – группа.

(16 одноразрядных слов)

Запись информации D₀, D₁ в парафазном виде

Считывание F₀, F₁ в парафазном виде

x₁-x₄ и y₁-y₄ шины выборки элемента памяти (адресные шины)

CS – вход выбора микросхемы (1)

W – вход установки режима: «0» - чтение; «1» - запись.

2.3. Процессоры: архитектура и принципы организации.

Процессор – функциональный блок ЭВМ для арифметической и логической обработки информации на основе программного управления.

Состав: АЛУ, УУ, СОЗУ, Брег и др.

I. Система команд ЭВМ.

Рассмотрим 3 части:

А. Классификация команд (операций).

Б. Структура и форматы команд.

В. Способы адресации.

А. Классификация команд(операций).

в современном ЕС ЭВМ около 200 команд.

- арифметические операции: сложение, вычитание, умножение, деление, изменение знака, перенос, заем и др.

- логические операции:

- операции сдвигов: арифметический, циклический, логический

- пересылочные операции:

регистр – регистр (внутри процессора)

регистр – память (между процессором и ОЗУ)

память – память (внутри ОЗУ)

- операции управления: условные, безусловные переходы, вызов подпрограмм, возврат из подпрограмм, программные прерывания и др.

Б. Структура и форматы команд.

Команда – двоичный код, определяющий операцию выполняемую процессором и данные (операнды), участвующие в операции.

Операнды указываются адресами ячеек памяти, где они содержатся.

Команда в общем виде:

А₁ – адрес 1-ого оператора

А₂ – адрес 2-ого оператора

А₃ – адрес результата

А₄ – адрес следующей команды

Структура команды: - определяется составом, назначением и расположением полей в команде.

Пример.

В ЕС ЭВМ около 200 команд и до 16Кбайт адресуемой памяти, что приводит к длине 4-х адресной команды:

дв.разр. (бита)

Проблема: длина команды

Задача: уменьшить длину

Для упрощения аппаратуры процессора и повышения быстродействия нужно ускорить команды до машинного слова (полуслова). Поэтому применяют более простые структуры команд:

Сейчас в основном 2-х и одноадресные команды. В микро ЭВМ и микропроцессорах – даже безадресные (стеки)

2-х адресная команда: А₁:=А₁*А₂, где * - знак операции.

1-но адресная команда:

отдельный регистр процессора - аккумулятор

А_кк:=А_кк*операнд.

В. Способы адресации.

Решение задачи уменьшения длины команд породило различные способы адресации информации.

1. прямая адресация

а) абсолютная прямая адресация б) неявная адресация

2. косвенная адресация

а) абсолютная косвенная адресация б) регистровая косвенная адресация

3. относительная адресация

а) адресация по базе б) индексная адресация

4. непосредственная адресация.

Рассмотрим основные способы адресации на примере одноадресной структуры команд.

Введём обозначения:

О – операнд (число над которым выполняется операция)

А_К – адресный код (адрес операнда)

А_И – исполнительный адрес (номер ячейки памяти к которой происходит фактическое обращение).

1. Прямая адресация:

содержимое адресной части прямо указывает на адрес операнда:

абсолютная прямая адресация: А_К=А_И

неявная адресация: А_И=f(КОП, А_К), т. е. А_И определяется специальным образом из информации, содержащейся как в КОП, так и в А_К.

2. Косвенная адресация:

А_К указывает адрес ячейки, в которой находится А_И, т. е. адрес операнда.

Это в малых и микро-ЭВМ с коротким словом.

		Регистровая косвенная адресация

Используется в малых и микро ЭВМ.

3. Относительная адресация.

А_И определяется смещением некоторого заданного числа на значение, определяемое адресной частью команды.

Адресация по базе:

А_И=А_К+А_Б, где А_Б – некоторое число, называемое базовым адресом и хранящееся в специальном базовом регистре процессора.

Схема получения А_И совмещением (конкатенацией) т. е. двоичный код приписывается младшим разрядам к двоичному коду А_Б.

Схема получения А_И суммированием.

Индексная адресация: если операнды являются переменными с индексами, т. е. элементами массивов. Используется индексные регистры, расположенные в процессоре.

Х – дополнительное поле указывающее номер индексного регистра.

4. Непосредственная адресация:

В команде содержится не адрес операнда А_К, а сам операнд. Используется это при хранении различного рода констант.

Примеры:

Команды ЕС ЭВМ:

Формат RR – регистр-регистр

Формат RS – регистр-память

½ слова

3-х адресная команда 1 слово

Формат SS – память-память

2-x адресная команда

1 ½ слова

L₁ и L₂ – шестнадцатиричные числа указывающие на длину (1 до 16 байт) первого и второго операндов соответственно. Применяется для операций над операндами переменной длины. Всего в ЕС ЭВМ 6 основных форматов команд + их модификации.

II. Структура процессора и алгоритм его работы.

Блок-схема:

БР – блок регистров (местная память процессора)

БС – блок сопряжения с интерфейсом

БКИД – блок контроля и диагностики

ПИ – пульт индикации.

Регистры БР могут жёстко не фиксироваться, а назначаться из 8-32х РОН (регистров общего назначения).

БР состоит из:

программно-доступных регистров:

- аккумулятор

- базовые регистры

- индексные регистры

- указатель стеков

- счётчик команд и др.

программно-недоступных регистров:

- это рабочие регистры использующиеся в процессе выполнения одной команды:

РК – регистр команды

РА – регистр адресов

РС – регистр слов (операндов) и др.

БС – организует обмен информацией между процессором и ОЗУ, а также связь процессору с периферийными устройствами.

Интерфейс процессора включает:

шины управления

шина адреса

шина данных

шина задания режима ввода

шина задания режима вывода

шина синхронизации

БС выполняет только 2 операции:

ВВОД СЛОВА

ВЫВОД СЛОВА.

При вводе БС последовательно устанавливает:

а) код режима ввода на шину управления

б) адрес слова в ОЗУ (или периферийного устройств) на шину адреса

в) выдача сигнала синхронизации по шине синхронизации.

При вводе слова из процессора последовательно устанавливаются:

а) код режима вывода на шину управления

б) адрес слова в ОЗУ на шину адреса