Оперативное запоминающее устройство: назначение, реализация триггерной схемы.

Триггерная схема

В качестве элементарной ячейки памяти может выступать обычный D-триггер.

X_i и Y_i – пересечение строк и столбцов матричного дешифратора.

Определение ячейки памяти осуществляется дешифратором, в частности матричный дешифратор формирует уникальную комбинацию, приводящую к появлению 1 на выходе конъюнктора D₁, который открывает конъюнктор D₂ и выходной конъюнктор D₅.

Если при этом =1, то D₅ закрывается через инвертор D₃. На вход С триггера поступает активный уровень, при этом информация, присутствующая на входе D₁ записывается в определенную ранее ячейку памяти.

Если =0, сигнал С на входе триггера не активен, запись информации не осуществляется, одновременно с этим открывается выходной конъюнктор D₅ и состояние выхода передается на выход системы с инверсией. Выходной конъюнктор выполнен по схеме с открытым коллектором, что дает возможность организовать схему монтажного «ИЛИ», объединяя выводы сколь угодно большого числа ячеек памяти.

Как правило, по одному адресу располагают не одну ячейку памяти, а 8 (16, 32, и т.д.), делая возможным одновременно записывать (считывать) байт (слово) информации.

Поскольку запись и считывание – процессы принципиально различные и, как правило, не выполняющиеся одновременно. Вход D_I объединяют с D_O, получая линию ввода-вывода.

А_о – А_n - адрес, CS – выбор кристалла, ОЕ – вывод запрещен.