Логическая структура МП
Конкретные МП, как правило, не содержат всех узлов и блоков, показанных на рис. 1.3. В этих случаях соответствующие функции могут выполняться программно, а в качестве некоторых специальных регистров могут использоваться РОН или ячейки памяти. В ряде микропроцессорных комплектов отдельные функциональные узлы и блоки выполняются автономно в виде БИС или схем средней степени интеграции.
При проектировании МПС следует учитывать, что их производительность и функциональные возможности напрямую зависят от организации внутренних шин МП - их число существенно влияет на структуру и характеристики МПС в целом.
При определении оптимального числа шин следует учитывать, что уменьшение числа шин приводит к уменьшению быстродействия МП и сопровождается введением дополнительных буферных регистров, увеличивает площадь на кристалле, отводимую под функциональные элементы, и тем самым увеличивает функциональные возможности МП и МПС.
В трехшинном МП при определенной внутренней организации РОН возможно выполнение операций за один такт, включая выборку операндов из РОН и запись результата в один из регистров. Достоинства: высокое быстродействие и отсутствие буферных регистров, недостаток - большая площадь шин на кристалле.
Рис. 1.3. Логическая структура МП
Двухшинная организация при меньшей площади шин требует введения одного-двух буферных регистров и операции выполняются за два такта.
Организация МП на основе одной шины позволяет максимально усложнить архитектуру МП, однако требует введения двух-трех буферных регистров и трех тактов для выполнения операций.
При использовании магистральной организации МПС возникает сложность в подключении выходов нескольких элементов к одной шине (к одному проводнику общей шины). Известны три следующих способа решения этой задачи.
Логическое объединение (рис. 1.4, а) - выполняется с помощью схемы ИЛИ, на входы которой поступают сигналы от разных источников информации, предварительно проклапанированные сигналами управления на входах схем И.
Объединение с помощью схем с открытым коллектором (рис. 1.4,б) характеризуется электрическим соединением выходов нескольких логических элементов. Часто этот способ называют «монтажным ИЛИ» или «монтажным И».
Объединение с использованием схем с тремя состояниями (рис. 1.4,в) отличается именно таким характером нагрузки. В отличие от обычных ключевых схем здесь возможен третий режим, при котором оба транзистора одного каскада (VT1 и VT2 или VT3 и VT4) закрыты. В этом случае со стороны выхода каскад обладает высоким сопротивлением и практически не влияет на состояние общей шины. Если в состоянии высокого сопротивления будут находиться оба каскада, то общая шина может использоваться произвольно любыми внешними по отношению к МП устройствами. Этот способ широко используется при организации прямого доступа к памяти и при построении мультипроцессорных систем.
Кроме широко известных устройств внешней (ЗУ команд и ЗУ данных) и внутренней (РОН) памятей, для которых характерен адресный принцип общения, в МП МПС обычно предусматривается возможность работы с так называемой магазинной памятью (стеком), при обращении к которой не требуется указание адреса. Возможная организация магазинной памяти представлена на рис. 1.5.
Рис. 1.4. Способы подключения устройств к общей шине
Рис. 1.5. Организация стека
Выборка одной из ячеек матрицы памяти осуществляется через дешифратор адреса (ДСА) по адресу, находящемуся на реверсивном счетчике адреса, называемом указателем стека (УС). Начальное значение адреса поступает в УС на вход А. В процессе работы состояние УС при каждой записи уменьшается, а при каждом чтении увеличивается на единицу. Управление режимами записи и чтения выполняет местный блок управления (МБУ).
При записи входное слово Х поступает на регистр слов (PC) и записывается в матрицу памяти по адресу, который в данный момент был установлен в УС. С небольшой задержкой после записи информации содержимое УС уменьшается на единицу, подготавливаясь к следующей записи, так что УС постоянно указывает на пустую ячейку.
При чтении МБУ сначала вырабатывает сигнал, увеличивающий содержимое УС на единицу, а затем - сигнал чтения информации из матрицы памяти. В результате на выходных цепях стека появится слово Х, которое было записано последним. Принцип работы стека может быть сформулирован как «последним записан – первым прочитан» (Last In First OUT - LIFO). Ввиду отсутствия в коде команд записи (чтения) адресного поля уменьшается разрядность этих команд и время их выполнения.
В МПС используются два вида стека: встроенный и автономный. Встроенный стек полностью размещается на кристалле МП. Емкость (глубина) стека здесь не может быть большой (обычно 16-32 слова). При организации автономного стека в качестве матрицы памяти используется внешнее по отношению к МП ОЗУ, а на кристалле располагается лишь УС с разрядностью, равной разрядности шины адреса; глубина стека может быть равна адресуемой емкости памяти (обычно 64 К). Для компенсации снижения быстродействия в некоторых МП с автономным стеком реализованы аппаратная запись и восстановление при прерываниях содержимого ПС, аккумулятора и регистра состояния.
Дата добавления: 2016-02-16; просмотров: 1232;