РАЗДЕЛ 3 Программное обеспечение микропроцессорных систем 4 страница

Данные от внешних источников информации поступают в ЦПЭ по одной из трех входных магистралей: В, М и К. Результаты вычислений передаются из ЦПЭ на ВУ по одной из двух выходных магистралей: А и Д. Внутри ЦПЭданные могут храниться в одном из регистров СОЗУ, РА, АС. Данные из входных магистралей, регистров СОЗУ, АС могут поступать на вход АЛБ через два внутренних муль­типлексора. Входы и выходы CI, СП1, С0, СП0, X, Y служат для организации сдвигов и переноса, возможных при вы­полнении арифметических и логических операций. Если обозначить операнды, поступающие в АЛБ а₀a₁ и b_ob₁ то сигналы на выходах X, Y, С0 определяются логическими уравнениями

X=a₀b₀ V a₁b₁; Y= a₁b₁ V a₀b₁ V a₁b₀ V b₀b₁ V a₀a₁;

Рис. 1. Схема ЦПЭ К589ИК02 (а) и его условное обозначение (б).

Центральный процессорный элемент выполняет опера­цию в соответствии с кодом микрооперации F₀ – F₆, по­даваемым на вход дешифратора микроинструкций. Де­шифратор ДШ микроинструкций управляет работой муль­типлексоров, выбирает один из регистров СОЗУ и опреде­ляет операцию, выполняемую в АЛБ. Синхронизируется работа ЦПЭ синхроимпульсами С.

Для ЦПЭ характерна такая последовательность ра­боты. После прихода положительного фронта сигнала синхронизации на входах F₀ – F₆устанавливается код микроинструкции. В соответствии с этим кодом к АЛБ с помощью мультиплексоров подключаются входы информационных магистралей либо один из регистров СОЗУ или регистр АС. После преобразования этих данных в соот­ветствии с кодом микроинструкции в АЛБ формируется результат, который загружается по отрицательному фрон­ту синхросигнала в указанный в той же микроинструк­ции регистр. Затем содержимое РА и АС через выходной буфер в соответствии с сигналами управления буфером ВА и ВД (выборка адреса и данных соответственно) мо­жет подаваться на выходные магистрали А и Д.

Мультиплексоры имеют различные организацию и назначение. Мультиплексор МС₁ в зависимости от кода микроинструкции передает на входы АЛБ информацию со входной магистрали М, АС или из выбранного регистра СОЗУ. Мультиплексор MC₂ соединяет со входом АЛБ входные магистрали В, АС или магистраль К. Выходные сигналы второго мультиплексора образованы как пораз­рядная конъюнкция кода на магистрали К и выбранных информационных сигналов В или А С. Если на магистраль К подавать информацию со специальных разрядов мик­рокоманды, то можно маскировать входы в АЛБ и тем самым значительно увеличивать число реализуемых в ЦПЭ микроопераций. Магистраль К может использовать­ся при арифметических операциях для маскирования частей обрабатываемых полей и для передачи констант из памяти микрокоманд.

Арифметическо-логический блок способен выполнять арифметические и логические операции, включая двоичное сложение в дополнительном коде, операции ± 1, поразряд­ное логическое сложение и умножение, поразрядное «исключающее ИЛИ—НЕ» и поразрядное логическое до­полнение. Для выполнения операции сдвига вправо имеют­ся выводы входа СП1 и выхода СП0. Линии входа С1 и выхода С0 переноса предназначены для обеспечения пос­ледовательного распространения переноса. Данные на вы­ходы С0 и СП0 поступают через буферную схему с тремя состояниями, причем разрешается выдача либо С0, либо СП0. Выходы X, Y предназначены для организации уско­ренного переноса произвольной длины слова.

Содержание выполняемой микрокоманды определяется функциональной F- и регистровой R-группами микро­инструкции: F-группа определяется тремя старшими

раз­рядами данных (F₆, F₅, F₄), R-группа — четырьмя млад­шими разрядами.

Группа R1 включает в себя регистры R₀ — R₉, Т, АС и обозначается символом R_n, группы R2 и R3 содержат только регистры Т и АС. Форматы и кодировка F- и R-групп приведены в табл. 8.1 и 8.2 соответственно[1]. Система микро­операций и ее описание для произвольной, нулевой и еди­ничной информации на магистрали К приведены в табл. 8.3 и 8.4. [1].

ВТОРОЙ ВОПРОС

Блок микропрограммного управления К589ИК01 представляет собой основную микросхему устройства управления, определяющего последовательность выполне­ния микрокоманд. В БМУ в соответствии с кодом выполня­емой микрооперации, поступающей из памяти микроко­манд, формируется адрес очередной микрокоманды. Кроме того, в БМУ записывается, хранится и выдается информа­ция, определяемая внешними условиями (например, сиг­нал переноса из старшего разряда ЦПЭ), в соответствии с которой организуются условные переходы.

В БМУ заложена возможность выполнения 11 типов микроопераций перехода (четыре типа операций безусловного перехода и семь условного) и восьми микроопераций приема, хранения и выдачи признаков. Большое число типов выполняемых БМУ микроопераций позволяет стро­ить на его основе устройства управления, реализующие эффективные микропрограммы.

Адрес микрокоманды состоит из девяти двоичных раз­рядов, но в отличие от обычного линейного представления массива ячеек памяти К589ИК01 предполагает, что ячейки расположены в виде прямоугольной матрицы. Размер мат­рицы 32 строки на 16 колонок. Расположение микрокоман­ды задается элементом, находящимся на пересечении одной из колонок и одного из столбцов. Номер колонки определяется младшими четырьмя разрядами адреса микрокоманды, а номер строки — пятью старшими. Таким образом, общее количество слов памяти микрокоманд, адресуемых БМУ, составляет 512.

Блок микропрограммного управления (рис. 2) со­стоит из логической схемы определения очередного адреса микрокоманды, управляемой кодами операций, поступаю­щими по магистрали У А, регистра адреса микрокоманды и схем, управляемых по магистрали УФ (обеспечивающих запись, хранение и выдачу информации о признаках). Код команды, по которому из памяти микрокоманд вызы­вается соответствующая микропрограмма, поступает па магистрали К, причем первые четыре разряда кода коман­ды могут быть записаны в регистре команд РгК- Информа­ция о признаках поступает в БМУ по входу Ф, а извлека­ется — по выходу Ф_в. Схема записи, хранения и выдачи информации о признаках состоит из триггера Ф и двух флажковых триггеров С и Z.

Через некоторое время после прихода фронта сигнала синхронизации на магистрали УА устанавливается код микрооперации перехода, поступающий из памяти микро­команд. Далее в логической схеме определения очередного адреса микрокоманды МК происходит выработка кода необходимого адреса. Код с приходом среза сигнала син­хронизации загружается в регистр адреса МК, если на вхо­де ЗМ установлен «0». В противном случае по срезу сиг­нала синхронизации в регистр адреса МК загружается код, содержащийся в магистрали К. Информация, содер­жащаяся на входах К₀ — К₃, загружается в разряды 4—7 регистра адреса МК, а со входов К₄ — К₇ — в разряды 1—3. В восьмой разряд РгА МК записывается «0».

Если в результате работы схемы определения очеред­ного адреса установлен адрес, являющийся элементом матрицы, находящимся на пересечении нулевой строки и 15-й колонки, то на выход СРП микросхемы выдается стробирующий сигнал разрешения прерывания.

Аналогично выполняются микрооперации по записи информации о признаках во флажковые триггеры. В триг­гер Ф информация записывается в то время, когда на

входе синхронизации С установлен «0». Далее по при­ходу среза сигнала синхронизации в соответствии с кодом микроопераций, поступающим на входы УФ₀, УФ₁, проис­ходит загрузка содержимого триггера Ф во флажковые триггеры С и Z. Выдача содержимого флажковых триг­геров определяется кодом операции, устанавливаемым на входах УФ₂, УФ₃.

Рис. 2. Схема БМУ К589ИК01 (а) и его условное обозначение (б).

В табл. 8.5 [1] приведены системы микроопераций по запи­си и считыванию информации о признаках вофлажковые триггеры.

В микрооперациях определения очередного адреса микрокоманды используются выходные сигналы триггеров флажковой логики Ф, С и Z. В табл. 8.6 [1]приведена система микроопераций БМУ по определению очередного адреса микрокоманды. Ограниченное число выводов микросхемы К589ИК01 не позволяет использовать прямую адресацию следующей микрокоманды в формате текущей, для этого необходимо иметь 9-разрядное поле магистрали управле­ния адресом УА. В микрокоманде, управляющей работой БМУ, указываются способ формирования адреса следую­щей микрокоманды и двоичный код малой разрядности (4- или 5-разрядный) для формирования кода адреса. При принятом условном формате памяти микрокоманд в виде матрицы из 32 строк и 16 колонок адрес следующей микро­команды может принадлежать только определенной об­ласти памяти по отношению к текущему адресу (текущая колонка, текущая строка, ограниченная область вблизи текущего адреса). Возможные законы формирования следующего адреса задаются старшими разрядами маги­страли УА. Переходы могут быть разделены на безуслов­ные, условные и по кодам регистра команды и магистрали К₄ – K₇.

Например, если в следующей микрокоманде с адресом 011010111 по магистрали УА записан код 0010111, то будет осуществлен переход к микрокоманде с адресом 101110111, так как первые два разряда указывают тип формирования следующего адреса — переход в текущей колонке JCC. Адрес колонки совпадает с предыдущим адресом (млад­шие разряды текущего кода адреса — 0111), а младшие пять разрядов микрокоманды указывают номер следую­щего адреса в текущей колонке— 10111.

При коде старших разрядов магистрали УА₆ — УА₄, равном 1010, осуществляется условный переход в теку­щей строке по содержимому триггера С. Например, для предыдущего адреса микрокоманды 011010111 и кода магистрали управления адресом 1010001 при содержимом триггера С = 1 адрес следующей микрокоманды 010010011. В этом коде старшие два разряда совпадают с соответству­ющими разрядами адреса предыдущей микрокоманды, три младших разряда кода строки 001 задаются младшими разрядами кода УА, четвертый разряд совпадает с соот­ветствующим разрядом предыдущего адреса, второй и третий разряды равны 01, а младший разряд равен коду триггера С. При содержимом триггера С = 0 следующий адрес будет равен 010010010.

Управление адресом по содержимому регистра команд и магистрали К расширяет логические возможности устрой­ства управления и допускает простую организацию режи­ма прерывания программ. Например, при выполнении перехода по разрядам команд К₄ — К₇ (JPX) код следую­щего адреса находится в группе адресов строк, опреде­ляемой кодами МА₈ — МА₆ текущего адреса микрокоман­ды и содержимым разрядов УА₁ и УА₀. Адрес колонки следующей микрокоманды задается кодом магистрали K₄ — К₇. При этом адрес следующей микрокоманды будет задан кодом МА₈МА₇МА₆УА₀К₇К₆К₅К₄.

Выводы МА₀ — МА₈ и Ф_в, определяющие выходную информацию, могут быть установлены сигналами PC и ОС в третье состояние. Это позволяет, например, при обра­ботке прерываний адрес очередной микрокоманды зада­вать ВУ.

ТРЕТИЙ ВОПРОС

Блок приоритетного прерывания К589ИК14 обеспечи­вает прием сигналов запроса прерывания от различных устройств, входящих в состав вычислительной системы, и выработку при определенных условиях сигнала необходи­мости перехода к подпрограмме обработки прерывания. При совместном использовании БМУ К589ИК01 и БПП К589ИК14 в БПП вырабатывается сигнал, определяющий установку адреса микрокоманды на МА кодом ВУ, в том числе выходным кодом БПП. При этом выходной код БПП соответствует начальному адресу подпрограммы, вызвав­шей прерывание предыдущей программы. Рассматривае­мая схема БПП обеспечивает прерывание по восьми источ­никам запросов и имеет возможность наращивания их количества. БПП обеспечивает выполнение следующих функций:

асинхронный прием и хранение сигналов запроса на прерывание в восьми

направлениях;

выдачу кода уров­ня принятого сигнала запроса на прерывание;

прием и хранение кода уровня прерывания, обрабатываемого про­цессором;

выдачу процессору сигнала о наличии запроса на прерывание более высокого

приоритета по сравнению с обрабатываемым.

Блок приоритетного прерывания (рис. 3) состоит из совокупности триггеров, в которые по восьми направлениям ЗПр₀ — ЗПр₇ поступают сигналы запроса на прерывание, и триггерного регистра для хранения кода уровня приоритета программы, обрабатываемой процессором. Информация на этот регистр поступает по магистрали П₀ — П₂. Кроме того, в состав БПП входят схемы, обеспе­чивающие выдачу сигнала о наличии запроса на преры­вание, и буферная схема, через которую на магистраль КП выдается код поступившего запроса.

Код приоритета выполняемой процессором программы записывается в триггерный регистр текущего приоритета по приходу фронта сигнала разрешения записи. При по­ступлении на входы ЗПр₀ — ЗПр₇ от ВУ сигналов, индици­рующих запросы на прерывание, они запоминаются в соот­ветствующих триггерах.

Рис. 3. Схема БПП К589ИК14 (а) и его условное обозначение (б).

В зависимости от того, с какого направления пришел сигнал, он получает с помощью шиф­ратора код своего приоритета, сигнал сравнивается с кодом текущего приоритета, записанным по магистрали П₀ — П₂. Если уровень приоритета пришедшего запроса старше приоритета выполняемой программы и есть сигнал СРП, то с приходом сигнала синхронизации на выходе Пр устанавливается «0», указывающий о необходимости прерывания работы процессора.

Код уровня пришедшего сигнала на прерывание может быть выдан из БПП по магистрали КП₀ — КП₂, что опре­деляется сигналом РСЧ. В момент установления сигнала Пр блокируется допуск других запросов на прерывание. Блокировка снимается после записи в триггерный регистр текущего состояния нового кода уровня прерывания.

Входы РГ, ВП и выход РПГ служат для аппаратного расширения количества направлений приема сигналов запроса прерывания.

Литература:

1. Л.Н. Преснухин «Микропроцессоры», ч. 1, стр.: 245-258.

2. В.В. Стрыгин «Основы вычислительной, микропроцессорной техники и программирования», стр.: 169-177.

ЗАНЯТИЕ 3.2.3. Назначение, характеристики, состав и работа по функциональной

схеме МПК К589: МБР К589ИР12, СУП К589ИК03, ШФ

К589АП16, ШФИ К589АП26.

ВОПРОСЫ ЗАНЯТИЯ:

1. Назначение, характеристики, состав и работа по функциональной схеме многорежимного буферного регистра (МБР) К589ИР12.

2. Назначение, характеристики, состав и работа по функциональной схеме схемы ускоренного переноса (СУП) К589ИК03.

3. Назначение, характеристики, состав и работа по функциональной схеме шинного формирователя без инверсии (ШФ) К589АП16 и шинного формирователя с инверсией (ШФИ) К589АП26.

ПЕРВЫЙ ВОПРОС

Многорежимный буферный регистр К589ИР12 пред­ставляет собой универсальный 8-разрядный регистр с выходами, имеющими третье состояние. Входящие в МБР схема управления режимами и независимый триггер для формирования запроса на прерывание центрального про­цессора (рис. 1) позволяют использовать его для реали­зации многих типов интерфейсных и вспомогательных устройств, включая простые регистры данных, буферные регистры со стробированием данных, мультиплексоры, двунаправленные шинные формирователи, прерываемые каналы ввода — вывода и др.

Многорежимный буферный регистр состоит из восьми информационных Д-триггеров, восьми выходных буферных устройств с тремя устойчивыми состояниями, Д-триггера для формирования запроса на прерывание и схемы управ­ления режимами работы регистра.

Данные на информационные триггеры поступают по магистрали Д, а считываются через выходной буферный регистр по магистрали Q. Схемой управления выходные буферы передают информацию на выход при формирова­нии «1» на внутренней магистрали ВД, что достигается следующей комбинацией управляющих сигналов: .

Рис. 1. Схема МБР К589ИК.12 (а) и его условное обозначение (б).

При ВД = 0 выходы схемы находятся в третьем со­стоянии. Устройство управления МБР позволяет записы­вать информацию с выходными каскадами, находящи­мися в третьем состоянии и повторяющими коды входной магистрали. Режим записи информации соответствует уровню «1» на внутренней управляющей магистрали: ЗП = (С/\ )×( /\ВК₂/\ВР).

В случае если режим записи обеспечивается сигналами С /\ , выходные каскады находятся в третьем состоянии, при организации записи сигналами BK₂/\BP информация входной магистрали подается на выходную магистраль.

Установка информационных триггеров в «0» обеспечи­вается входным управляющим сигналом R = 0.

Триггер запроса прерывания служит для выработки сигнала запроса на прерывание в процессорной системе. Принято, что МБР находится в состоянии прерывания, когда выходу ЗП соответствует «0».

Рис. 2. Примеры использования МБР.

Уровень «1» на триггере запроса прерывания устанав­ливается при следующих входных сигналах: ЗП = C /\ ( /\ ); уровень «0» устанавливается при

ЗП = R V (BK₁ V ).

Примеры организации обмена информацией с помощью МБР приведены на рис. 2.

ВТОРОЙ ВОПРОС

Схема ускоренного переноса К589ИК03предназначе­на для формирования групповых переносов при совместном ис­пользовании с ЦПЭ в многоразрядных сумматорах (рис. 4). Одна схема СУП имеет 17 информационных входов и восемь информационных выходов, позволяющих организовать ускоренный перенос для

16-разрядного сум­матора. На каждом из выходов СУП сигнал переноса для i-гo разряда формируется согласно уравнению

Возможные варианты совместного использования ЦПЭ и СУП представлены на рис. 3.

Рис. 3. Схема использования СУП К589ИК03 совместно с ЦПЭ.

Рис. 4. Структурная схема ускоренного переноса.

Схема имеет 17 информационных входов, 8 информационных выходов и один управляющий вход, позволяющий управлять выхо­дом самого старшего переноса.

В каждом ЦПЭ формируются сигналы подготовки сквозного переноса, которые подаются в схему ускоренного переноса, а она в свою очередь вырабатывает сигналы переносов, поступающие в ЦПЭ. Если в каждом разряде 1, то сигнал подготовки также 1 и через данную секцию происходит перенос от младшей к старшей. Так как схема ускоренного переноса генерирует сигналы переносов во все ЦПЭ одновременно вне зависимости от разрядности, то время суммирования многоразрядных слов существенно сокращается по сравнению с последовательным межсекционным переносом.

ТРЕТИЙ ВОПРОС

Шинные формирователи.Интегральные микросхемы К589АП16 и К589АП26 обеспечивают развязку входов и выходов устройств, работающих на двунаправленную магистраль.

Микросхемы шинных формирователей (ШФ) обеспе­чивают передачу информации длиной 4 бит по одному из двух направлений.

Микросхемы состоят из набора повторителей (рис. 5, а) или инверторов (рис. 5, б), объединенных общим управлением. Структура ШФ допускает параллельное использование нескольких таких микросхем. Выбирают ту или иную микросхему, т. е. переводят ее в активное состоя­ние сигналом на вход выбора кристалла ВК.

Установка на входе ВК «0» обеспечивает возможность управления выдачей информации по входу УВ.

Данные могут поступать в микросхему по магистралям А или В, а выдаваться — по магистралям В или С. Если на входе УВ установлена «1», то информация со входов B₁ — В₄ «поступает» на выходы С₁ — С₄, в противном случае информация со входов А₁ — А₄ «поступает» на В₁ - В₄.

Микросхема К589АП26 отличается от микросхемы К589АП16 тем, что входная информация, проходя через инверторы, изменяет свое значение на инверсное.

Рис. 5. Схемы ШФ К589АП16 (а), К589АП26 (б) и их условное обозна­чение (в)

Литература:

1. Л.Н. Преснухин «Микропроцессоры», ч. 1, стр.: 248, 258-261.

2. В.В. Стрыгин «Основы вычислительной, микропроцессорной техники и программирования», стр.: 175-177.

ТЕМА 3.3 Программное обеспечение.

ЗАНЯТИЕ 3.3.1. Классификация команд и режимы адресации.

ВОПРОСЫ ЗАНЯТИЯ:

1. Классификация команд.

2. Способы адресации в микропроцессорах.

3. Режимы адресации.

ПЕРВЫЙ ВОПРОС

Микропроцессор работает по программе, хранимой в ячейках па­мяти. Содержимое одной или нескольких таких ячеек образует команду МП.

Команда МП – это такое двоичное число, которое, будучи воспринято им, заставит МП выполнить определенные действия. МП может выполнять лишь те действия, которые предусматриваются его командами.

Существуют команды разного назначения. Большинство из них осуществляет пересылку данных, расположенных в памяти или в од­ном из внутренних регистров МП. Имеются команды, осуществляю­щие взаимодействие МП с устройствами ввода- вывода; есть и дру­гие команды, предназначенные для управления и выполнения не­которых вспомогательных функций МП.

Вся совокупность команд, воспринимаемых МП, образует его систему команд.

Раньше мы говорили о том, что команды МП .могут иметь различ­ную длину и состоять из 1, 2 или 3 байт. Однако код операции, ука­зывающий на то, что должен делать МП при выполнении данной команды, всегда содержится в ее первом байте и при вводе в МП раз­мещается в регистре команд. Этот код дешифруется и управляет даль­нейшими действиями МП. Команда должна указывать МП также адрес или месторасположение данных, подлежащих обработке. Например, МП может получить указания о пересылке содержимого ячейки памяти по заданному адресу в один из внутренних регистров или сдвиге содержимого аккумулятора.

Из приведенных примеров следует, что команда указывает МП не только, что ему необходимо сделать, но и где хранятся и куда должны быть направлены обрабатываемые данные.

Итак, любая команда долж­на состоять из двух частей: первая часть представляет собой код опе­рации, вторая часть называется адресной. Однако, встречаются так называемые безадресные команды. К ним относится, например, коман­да останова.

Код операции и адресная часть однобайтных команд размещаются в восьми двоичных разрядах, адресная часть многобайтных команд — во втором и третьем байтах команды. В этих же байтах могут непо­средственно размещаться обрабатываемые данные, так что в зависимо­сти от кода операции содержимое второго и третьего байтов может вос­приниматься как адрес или как данные.

Число команд в системе команд МП значительно больше, чем число кодов операций, поскольку при формировании команды один и тот же код операции может исполь­зоваться при различных способах адресации.

В зависимости от назначения команды МП делятся на пять групп:

1) Команды пересылки (выполняют обмен данными между регистрами МП или между регистрами и памятью);

2) Арифметические команды (производят операции сложения, вы­читания, инкрементирования или декрементирования данных в ре­гистрах и ячейках памяти;

3) Логические команды (выполняют операции «И», «ИЛИ», «ИЛИ—НЕ», сравнения, сдвига или дополнения данных в регистрах и ячейках памяти);

4) Команды ветвления (производят операции условного и безуслов­ного переходов по программе, вызова подпрограммы и возврата к ос­новной программе);

5) Команды управления и операций со стеком, устройствами вво­да — вывода (выполняют операции ввода—вывода, управляют указателем стека и признаками состояний).

Всего система команд МП насчитывает 111 разных команд. Неко­торые из них поддаются модификации.

По функциональному назначениюкоман­ды каждой микроЭВМ, по сравнению с командами МП, можно разделить на следующие группы:

1) команды пересылки данных между оператив­ной памятью и регистрами микропроцессора;

2) команды для выполнения арифметических и логических операций; 3) команды управления;

4) команды связи с подпрограм­мами;

5) команды для сдвига данных в регистрах, очист­ки регистров, формирования дополнительного кода и т. п.;

6) команды ввода/вывода;

7) специальные системные команды.

Команды групп 1 и 2 не требуют особого пояснения. В группу 3 входят команды для проверки признаков ре­зультата и осуществления условного или безусловного ветвления. Основное назначение команд этой группы состоит в том, чтобы изменить нормальный ход выполне­ния программы путем загрузки в счетчик команд такого значения, которое соответствовало бы желаемой точке программы. Команды группы 4 обеспечивают передачу управления на подпрограмму с сохранением информа­ции о том месте программы, из которого произошла пе­редача, а также возврат управления из подпрограммы в исходную программу с восстановлением контекста исходной программы. Команды группы 5 предназначены для выполнения разнообразных унарных операций, т. е. операций с одним операндом по манипулированию дан­ными. По функциональному назначению эти команды близки к командам группы 2. Команды группы 6 обеспе­чивают обмен данными между оперативной памятью микро-ЭВМ и внешними устройствами. Для таких команд может отсутствовать специальная мнемоника, как это сделано, например, в микро-ЭВМ «Электроника-60». И наконец, команды группы 7 предназначены для выполне­ния управляющих операций над самим микропроцессо­ром. К таким командам относят команды ожидания, ос­танова, ловушки, управления прерыванием, сброса устройств, а также особая ко­манда NOP (нет операции).

В ЭВМ третьего поколения используются команды с переменной адресностью. Операционная и адресная части команды могут быть различными, что позволяет менять структуру и длину (количество разрядов) команд.

ВТОРОЙ ВОПРОС

В системе команд каждой ЭВМ, в том числе и микроЭВМ, значительное место занимают адресные команды.