Особенности архитектуры

2.2.1. Архитектурой вычислительной системы(computing architecture) называется общая логическая организация цифровой вычислительной системы, определяющая процесс обработки данных в конкретной вычислительной системе и включающая методы кодирования данных, состав, назначение, принципы взаимодействия технических средств и программного обеспечения [ 3 ].

2.2.2. Архитектура МК 80C51 имеет следующие особенности [ 5 ]:

1) 8-разрядный процессор, оптимизированный для управляющих применений,

2) обширные возможности обработки логических сигналов,

3) адресное пространство программной памяти объемом 64К байт,

4) адресное пространство внешней памяти данных объемом 64К байт,

5) внутренняя программная память объемом 4К байт,

6) внутренняя память данных объемом 128 байт,

7) 32 двунаправленных и индивидуально адресуемых входа/выхода

8) два 16-разрядных таймера/счетчика,

9) встроенный последовательный порт,

10) двухуровневая векторная система прерываний (6 источников/5 векторов),

11) встроенный тактовый генератор.

2.2.3. Упрощенная структурная схема МК 80С51 приведена на рис. 2.3, где CPU – центральный процессор, OSC – тактовый генератор, XTAL1, XTAL2 – входы подключения внешнего кварцевого резонатора, BUS CONTROLLER – контроллер шины, PSEN’ – строб чтения из внешней программной памяти, ALE – сигнал разрешения “защелкивания” адреса, EA’ – сигнал запрещения доступа CPU к внутренней программной памяти, RST – внешний сигнал сброса МК, I/O PORTS – параллельные порты ввода/вывода, P0, P1, P2, P3 – внешние линии параллельных портов ввода/вывода, SERIAL PORT – последовательный порт, T/С 0, T/C 1 – таймеры/счетчики, 128 BYTES RAM – память данных объемом 128 байт, 4K ROM –программная память объемом 4К байт, IC – контроллер прерываний, INTERRUPTS – сигналы запросов прерываний.

Рис. 2.3. Упрощенная структурная схема МК 80С51

Примечание.В тексте данного учебного пособия для обозначения инверсии логического сигнала используется апостроф ( ’ ).