Прерывания от последовательного порта UART

Регистры данных и управления, связанные с последовательным портом UART, приведены на рис. 3.11 в разделе 3.2.5. Биты RE и WE в регистре управления (см. рис. 3.11) используются для того, чтобы разрешить прерывания процессора, связанные с заполнением получаемого и передаваемого буферов FIFO. Если прерывания разрешены, они будут формироваться, когда RAVAIL, для получаемого FIFO, или WSPACE, для передаваемого FIFO, превзойдет границу 31. Произошедшие прерывания будут сопровождаться установкой в 1 разрядов RI и WI в регистре управления, которые потом могут быть очищены путем чтения или записи данных из/в UART последовательного порта.

Прерывания от интервального таймера

Рис. 3.12. в разделе 3.2.6 показывает 6 регистров, которые связаны с интервальным таймером. Как было сказано в разделе 3.2.6, бит TO регистра состояния таймера установится в 1, когда таймер досчитает до нулевой величины. Возможно формирование прерывания процессора, когда установится этот бит. Для этого используется бит ITO в регистре управления таймера. Установка бита ITO в 1 позволит сформировать запрос прерывания, когда сигнал TO станет равным 1. После возникновения прерывания этот бит может быть очищен путем записи любой величины в регистр, содержащий бит TO.

 

 








Дата добавления: 2015-05-30; просмотров: 750;


Поиск по сайту:

При помощи поиска вы сможете найти нужную вам информацию.

Поделитесь с друзьями:

Если вам перенёс пользу информационный материал, или помог в учебе – поделитесь этим сайтом с друзьями и знакомыми.
helpiks.org - Хелпикс.Орг - 2014-2024 год. Материал сайта представляется для ознакомительного и учебного использования. | Поддержка
Генерация страницы за: 0.004 сек.