Процессор Nios II

Процессор Nios IIявляется целочисленным 32-битным процессором с RISC архитектурой, который может быть реализован в кристаллах FPGA фирмы Altera. Возможна реализация трёх версий процессора. Это экономная версия(/e), стандартная(/s), быстрая(/f). Представленная в описании процессорная система включает процессор Nios II/s стандартной версии. Возможности процессора вполне достаточны для использования созданной на его основе системы в лабораторных работах. Процессорная система «DE2-70 Media Computer» включает модуль аппаратной реализации арифметики с плавающей запятой, который описывается в разделе 3.4.7. Этот модуль понадобится для обработки мультимедийной информации.

Более подробное описание процессора Nios IIсодержится в части 4 настоящего учебного пособия. Также оно может быть найдено в руководстве [3], которое представлено в разделе University Program на сайте Altera.

Как показано на рис. 3.3, процессор Nios II может быть сброшен нажатием кнопки KEY0 на плате. Механизм сброса обсуждается в разделе 3.3. Все устройства ввода/вывода в процессорной системе доступны процессору как устройства, отображенные на память. Это означает, что они используют единое адресное пространство, разделяемое с оперативной памятью. Используемый устройствами диапазон адресов, приводится в следующих подразделах пособия.