Параллельные порты

Процессорная система включает несколько параллельных портов, которые поддерживают ввод, вывод и двунаправленную передачу данных между процессором Nios II и периферийными устройствами. Как показано на рис. 3.4, каждый параллельный порт ввода/вывода может содержать до четырех 32-битных регистров. Параллельные порты вывода информации

включают доступный по записи регистр данных, а порты ввода содержат доступный по чтению регистр данных. Двунаправленные параллельные порты также включают регистр направления такой же разрядности, что и регистр данных. Каждый бит в регистре данных может быть конфигурирован как вход, посредством установки соответствующего бита в регистре направления в 0, или как выход, посредством установки бита в регистре направления в 1.

Рис. 3.4 – Регистры параллельного порта ввода вывода

Регистр данных параллельного порта доступен по адресу Base. Регистр направления доступен по адресу Base+4. Некоторые из параллельных портов в процессорной системе имеют регистры, адресуемые Base+8 и Base+С, как показано на рис.3.4. Эти регистры предназначены для реализации обмена в режиме прерываний. Они обсуждаются в разделе 3.3.1.