Теоретичні відомості і методичні вказівки. Регістри - це послідовністні пристрої, призначені для прийому, збереження, простих перетворень і передачі двійкових чисел

Регістри - це послідовністні пристрої, призначені для прийому, збереження, простих перетворень і передачі двійкових чисел. Під простими перетвореннями розуміються зсув чисел на задану кількість розрядів, а також перетворення послідовного двійкового коду в паралельний і паралельного в послідовний. Базовими елементами регістрів є тригери, що доповнюються комбінаційними логічними елементами для реалізації різних зв'язків між розрядами регістра і для керування прийомом і передачею операндів. Основне функціональне призначення регістрів - оперативна пам'ять для багаторозрядних двійкових чисел.

У залежності від способу прийому і передачі двійкової інформації розрізняють паралельні, послідовні, послідовно-паралельні, паралельно-послідовні і універсальні регістри.

У паралельних регістрах чи регістрах пам'яті введення/ виведння усіх розрядів числа робиться одночасно за один такт. Для побудови -розрядного регістра пам'ятіпотрібно тригерів. Паралельні регістри служать основним функціональним елементом для побудови оперативних запам'ятовуючих пристроїв.

У послідовних регістрах введення/виведення інформації здійснюється через один інформаційний вхід і один вихід порозрядно із зсувом числа. Тому послідовні регістри називають регістрами що зсувають. За один такт що вводиться чи виводиться, інформація зсувається на один розряд вправо чи вліво. Регістри, що зсувають, реалізують по команді керування зсув інформації вправо чи вліво, називають реверсивними.

Паралельно-послідовні регістри мають один інформаційний вхід для послідовного введення числа в режимі зсув і вихідні вентилі для видачі -розрядного числа рівнобіжним кодом. Такі регістри виконують перетворення послідовного коду в паралельний.

У паралельно-послідовні регістри інформація вводиться паралельним кодом за один такт через тактуємі вхідні вентилі, а виводиться з них послідовно по одному розряді в кожнім тактовому інтервалі. Тим самим реалізується операція перетворення паралельного коду в послідовний.

Універсальні регістри сполучать у собі можливості перерахованих вище типів регістрів і, крім того, забезпечують режими відключення входів і виходів (третій логічний стан) регістра від загальної інформаційної шини, перекомутацію місцями входів і виходів регістра і тим самим переключення функцій прийом / передача інформації в загальну інформаційну шину.

Технічні параметри регістрів визначаються параметрами їх основного функціонального вузла - тригера і розрядністю операнду.

Паралельні регістри

При побудові паралельних регістрів зазвичай використовуються найпростіші асинхронні -тригери і синхронні - і -тригери. На рис. 3.35 представлені варіанти паралельних регістрів, що відрізняються типом тригерів і складом вхідних / вихідних інформаційних шин. Регістр на основі асинхронних -тригерів (рис. 3.34,а) перед занесенням чергового -розрядного числа з входів вимагає попереднього скидання всіх тригерів у нульовий стан. Скидання проводиться сигналом . Введення інформації в регістр відбувається по сигналу , . Якщо на якомусь -м вході , то і даний тригер (з інверсним керуванням) переключається в стан «1». Якщо на вході , то і -й тригер зберігає стан «0». Виведення інформації з регістра проводиться по сигналу , що визначає стану виходів . Якщо , то на усіх виходах установлюються рівні «логічної 1», а при маємо . Основний недолік даного регістра - необхідність попереднього очищення регістра, через що введення інформації здійснюється за два такти.

У регістрі (рис. 3.34, б) також на основі асинхронних -тригерів попереднє очищення не потрібно, оскільки відновлення інформації в ньому відбувається встановленням тригерів у стан «1» і «0» за один такт. Для цього на вході регістра потрібно вдвічі більше логічних елементів і ліній зв'язку. У схемі показаний спосіб видачі інформації в прямому коді (команда ) і/чи в зворотному коді (команда ). Асинхронні -тригери в сполученні з вхідними вентилями (рис. 3.34, а, б)власне кажучи утворять варіанти синхронних - тригерів.

На рис. 3.34, в показана схема паралельного регістра на основі синхронних -тригерів. Тут як вхідні використовуються логічні елементи, що входять у схему -тригерів. Введення інформації відбувається на інтервалі синхронізації при . У якості вихідних використані логічні елементи І-АБО-НІ, що формують вихідні сигнали відповідно до виразу

(3.12)

т. е. при й інформація з регістра видається в прямому коді, а при - у зворотному.

Якщо вираз (3.12) тотожно перетворити до однієї з форм

то вихідне коло регістра (рис. 3.34, в) можна реалізувати на логічних елементах ВИКЛЮЧНЕ АБО (рис. 3.34, г). Вибір способу введення інформації в регістр чи її виведення звичайно обумовлений вимогами швидкодії й умовами реалізації регістра в цифровому пристрої.

Регістри, що зсувають

Розглянемо послідовні, послідовно-паралельні і паралельно-послідовні регістри, що повинні виконувати операцію зсуву при послідовному введенні і/чи висновку інформації. Зсув числа реалізується перезаписом станів між сусідніми тригерами регістра в напрямку зсуву. Таким чином, кожен розряд регістра одночасно приймає інформацію з попереднього розряду і передає інформацію в наступний. Щоб уникнути явища гонок ці процеси повинні бути розділені в часі. Це досягається включенням елементів ліній затримок у зв'язку між розрядами або використанням двотактних тригерів. В інтегральній схемотехніці статичні регістри, що зсувають, будуються переважно на двотактних - і -тригерах.

При односпрямованому зсуві інформації досить реалізувати безпосередні зв'язки між виходами попереднього і входами наступного тригера - типу (рис. 3.35. а, б).У регістрі, що зсуває, на - тригерах (рис. 3.35, а) для передачі інформації між розрядами потрібно зв'язок між і ,а у випадку використання - тригерів (рис. 3.35, б) - подвійні зв'язки; с и с _.

В іншому структури, принцип роботи і параметри даних регістрів аналогічні. Введення інформації може вироблятися послідовно з входу з наступним зсувом інформації вправо на один розряд по кожному синхроімпульсу або паралельно з входів по сигналу асинхронного запису числа в попередньо очищений регістр (сигналом асинхронного скидання тригерів у стан «0»). По позитивному фронту синхроімпульсу відбувається запис інформації з входів і в тригери перших ступеней . Вихідні рівні тригерів при цьому залишаються незмінними (див. рис. 3.35,в). По негативному фронту синхроімпульсу входи - тригерів ступеню блокуються і записана в них інформація передається в тригери ступеню . Відбувається переключення вихідних рівнів -тригерів. Таким чином, реалізується чисто послідовний регістр із зсувом числа вправо (показано стрілкою на рис. 3.35,б, вхід - , вихід - ), послідовно-паралельний (вхід - , виходи - , , ) і паралельно-послідовний (входи - , вихід - ). Крім того, при замиканні виходу останнього розряду з послідовним входом (штрихова лінія) реалізується кільцевий регістр, що зсуває. Інформація в кільцевий регістр уводиться рівнобіжним кодом із входів і потім циркулюєте в замкненому кільці під дією тактових синхроімпульсів . Кільцеві регістри зручно використовувати для побудови, наприклад, тактових генераторів цифрових пристроїв.

У реверсивних регістрах, що зсувають, для забезпечення можливості зсуву інформації в обох напрямках вихід кожного розряду повинний бути зв'язаний через логічні елементи переключення напрямку зсув з входами попереднього і наступного розрядів. Нехай напрямок зсув задається логічним рівнем сигналу так, що при здійснюється зсув вправо: ,а при відбувається зсув вліво; _. Тоді -й тригер реверсивного регістра, що зсуває, повинний керуватися сигналом

(3.13)

На рис. 3.37 показаний варіант реверсивного регістра, що зсуває, на основі -тригерів. Сигнал на входах визначається аналогічно відповідно до виразу (3.13), а на виходах завжди завдяки інверторам у вхідних колах.