Мультиплексирование транспортных модулей

Рис. 2.4. Общие принципы контейнирования в технологии SDH.

Нагрузка (цифровой поток PDH), которая в аллегории представляет собой товар, преобразуется в структурированные (стандартные по размеру) контейнеры С. Контейнеры – это эквивалент ящиков. Затем к контейнеру присоединяется заголовок маршрута (надпись на ящике), в результате образуется виртуальный контейнер (ящик, подготовленный к загрузке в вагон). Виртуальный контейнер обозначается VC. К виртуальному контейнеру добавляется указатель, в результате чего появляется трибутарный блок TU (рис. 2.5).

Разные по скорости потоки PDH преобразуются в разные контейнеры C-n. Размер контейнеров C-n выбирался в соответствии с допустимой вариацией скорости потока PDH. Например, для передачи потока Е1 (2048 кбит/с) нельзя использовать контейнер С такого же размера, т. к. возможно, что в результате вариации скорости на вход мультиплексора придет не 2048 кбит/с, а 2049 кбит/с и поток не поместится. Обычно все такие отклонения от номинальной скорости передачи связаны с системами синхронизации, поскольку скорость передачи и частота передачи – синонимы. Различают как постоянное отклонение в скорости передачи, так и переменное. Например, портом А и портом В мультиплексора может быть постоянная разница или изменяющаяся во времени. Чтобы компенсировать отклонение в частоте размер контейнера выбирался с запасом на вариацию. Процедура выравнивания скоростей разных потоков при формировании контейнеров C-n называется стаффингом. Стаффинг представляет собой процедуру «дополнения» потока служебными битами. Основной проблемой здесь является создание процедуры распознавания и удаления стаффинговых битов при выгрузке потока из контейнера. Возвращаясь снова к аллегории поезда, стаффинг – это уплотнители, которые мы кладем ящик, чтобы не побить хрупкий товар.

Нагрузка (поток данных PDH)

Рис. 2.5. От контейнера С до трибутарного блока TU.

Если детально рассмотреть стаффинг, то можно выделить два типа битового стаффинга:

- Плавающее выравнивание предусматривает компенсацию переменной разницы в скоростях загружаемых цифровых потоков. В этом случае полезная нагрузка в контейнере может гибко увеличиваться или уменьшаться, давая возможность загрузки в контейнер потока с вариацией скорости. Для обеспечения плавающего выравнивания в нескольких частях контейнера предусматриваются поля переменного стаффинга. Периодически повторяемые индикаторы стаффинга определяют, является ли бит в поле переменного стаффинга информационным или битом выравнивания и подлежит уничтожению в процессе выгрузки.

- Фиксированное выравнивание предусматривает добавление в состав контейнера дополнительных битов для того, чтобы его размер соответствовал стандартному (стаффинговые биты «дополнения»). В отличие от процесса плавающего выравнивания где стаффинговые биты идентифицируются индикаторами, в процессе фиксированного выравнивания индикаторы не используются, т. к. место расположения этого стаффингового поля определено структурой контейнера.

В процессе загрузки и выгрузки цифрового потока используются оба типа выравнивания.

В качестве примера рассмотрим загрузку потока 140 Мбит/с в транспортный модуль STM-1 (рис 2.6).

Значения битов:

I IIII IIII C индикатор стаффинга

X CRRR RROO O биты заголовка

Y RRRR RRRR R биты фиксированного стаффинга

Z IIII IISR S стаффинговый или информационный бит

Рис. 2.6. Загрузка потока 140 Мбит/с в синхронный транспортный модуль.

Как видно из рисунка, в процессе загрузки потока 140 Мбит/с в синхронный транспортный модуль используются процедуры фиксированного выравнивания (биты R) и плавающего выравнивания (биты S, индикаторы С). Процедура фиксированного выравнивания используется чаще и связана с байтами X, Y и Z. Процедура плавающего выравнивания связана с использованием байтов X и Z, причем непосредственно стаффинговые биты плавающего выравнивания передаются в байте Z. Байт Х содержит индикатор стаффинга, передаваемый периодически (до появления байта Z индикатор передается 5 раз).

В качестве второго примера рассмотрим загрузку потока 34 Мбит/с (Е3), представленную на рис. 2.7.

VC-3

POH

1 86

J 1

TUG-3 85

Т1

VC-3

3x8I

A B 8I

X = RRRRRRRR R = Бит фиксированного стаффинга

C = RRRRRRC1C2 C1,C2 = Бит контроля стаффинга

A = RRRRRRRS1 S1,S2 = Бит стаффинга

B = S2 I I I I I I I I = Информационный бит

Рис. 2.7. Загрузка потока Е3 (34 Мбит/с).

Как следует из рисунка, загрузка потока Е3 в группу трибутарных блоков TUG-3 во многом аналогична загрузке потока Е4 (рис. 2.6). И в том и в другом случае используются виртуальные контейнеры верхнего уровня – VC-3 и VC-4, соответственно. В обоих случаях используется процедура стаффинга, причем как фиксированного (биты R), так и плавающего или переменного (биты S). Для идентификации битов переменного стаффинга используются индикаторы стаффинга (биты С). На рис. 2.7 помимо процедуры стаффинга представлена также структура заголовков, в том числе трактовый заголовок (маршрута) верхнего уровня VC-3 POH. Информационные байты или поля, составляющие этот заголовок, будут рассмотрены позже.

Наконец, в качестве примера образования виртуального контейнера нижнего уровня рассмотрим асинхронную загрузку потока 2 Мбит/с, как наиболее часто используемый вариант загрузки цифрового потока (рис. 2.8). Здесь представлена побайтовая структура загруженного в синхронный транспортный модуль потока Е1 (2о48 кбит/с). На рисунке отдельно выделены байты трактового заголовка РОН (V5, J2, N2 и К4), которые будут рассмотрены позже. Можно видеть, что в процессе асинхронной загрузки потока Е1 также использованы процедуры фиксированного и плавающего выравнивания.

За счет использования процедуры стаффинга размер контейнера C-n превосходит соответствующий ему размер загружаемого потока E-n иерархии PDH. Допустимые значения вариации скоростей загружаемых потоков PDH и соответствующие им контейнеры приведены в таблице 2.2. Допустимое изменение скорости потоков включает в себя как постоянную, так и переменную вариацию.

Если рассмотреть процесс контейнирования от поступления нагрузки, например, потока Е1 до образования синхронного транспортного модуля STM-1, то получится более сложная, чем на рис. 2.6 картина. Детально этот процесс представлен на рис. 2.9. Здесь представлена полная схема (по ETSI) контейнирования потоков Е1 и формирования синхронного транспортного модуля STM-1.

32 байта

C1 C2 O O O O R R

32 байта

C1 C2 O O O O R R

32 байта

C1 C2 R R R R R S1

S2 D D D D D D D

31 байт

R R R R R R R R

РОН

C VC-12

РОН

140байт V VC-12

500 мкс

РОН

VC-12

РОН

VC-12

С – индикатор стаффинга D – информационный бит О – бит заголовка

R – бит фиксированного стаффинга S – стаффинговый или информационный бит

Рис. 2.8. Асинхронная загрузка потока 2 Мбит/с в синхронный транспортный модуль.

Таблица 2.2. Допустимые значения вариации скорости

<33 34 353637 38 39 >

Дата добавления: 2015-04-15; просмотров: 1731;