Организация основных блоков

Рис. 10.14. Блок РЗУ

Аккумулятор – 16-разряд­ный регистр (Рис. 10.15), запись в который осуществляется по переднему фронту С, если в инструкции Акк определен в качестве приемника результата. При IEN\ = 1 запись не производится независимо от инструкции.

Регистр данных – «защелка» по заднему фронту DLE (Рис. 10.16). Наличие и позволяет организовать три режима работы регистра данных:

1) ввод информации через шину Y(0:15) при DLE = 0 (регистр «открыт») и OEY\ = 1;

2) вывод информации из микропроцессора через шину Y при DLE = 1 (регистр «закрыт») и OEY\ = 0;

3) ввод, обработка и вывод через шину Y:

¨ в течение первой половины такта OEY\ = 1 и DLE = 1

¨ в течение второй половины такта OEY\ = 0 и DLE = 0.

В отличие от РЗУ и Акк в Рг.D может быть записано лишь полное 16-разрядное слово.

Арифметико-логическое устройство (Рис. 10.17) включает мультиплексоры входов R, S и U, сдвигатель канала U, арифметико-логический блок АЛБ, приоритетный шифратор ПШ, формирователь признака нуля ФПН и выходной мультиплексор.

Табл. 10.9

1) позиция старшей единицы;

2) выход ПШ при операциях со словами;

3) выход ПШ при операциях с байтами.

Блок регистра состояния (Рис. 10.18) включает восьмиразрядный регистр состояния Рг.С, мультиплексор загрузки младшей тетрады и схему управления записью.

Запись в Рг.С производится по переднему фронту С при SRE\ = 0 и IEN\ = 0. Формат Рг.С показан ниже.

В младшие четыре разряда могут быть записаны признаки Z, C, OVR, N или 4 младших разряда с шины Y. Источник для четырех младших разрядов Рг.С определяется выполняемой инструкцией (за исключением «NOP», «Хранение Рг.С», «Проверка состояния», «Уст. 0», «Уст. 1 старших битов Рг.С»). В старших четырех разрядах хранится бит связи L (который формируется после каждой инструкции сдвига) и три флага пользователя.

Содержимое Рг.С можно вывести на шину Y или записать в РЗУ или Акк. При выполнении записи в инструкции со словом старшие 8 бит устанавливаются в «0», при операциях с байтами содержимое Рг.С так же записывается в младшие 8 разрядов, но содержимое старшего байта регистра или Акк не меняется.

При операциях со словами в Рг.С записываются все 8 признаков, а при операциях с байтами – только 4 младших.

Блок формирования кода условий обеспечивает выработку одного из 12 возможных условий (см. табл), а мультиплексор MUX CT обеспечивает прохождение на выход СТ условия под управлением инструкции (от блока управления) или кода на входах Т(4:1)

Система инструкций

Инструкции ВМ1 можно разбить на 11 групп:

1) с одним операндом;

2) с двумя операндами;

3) сдвига на 1 разряд;

4) битовые;

5) циклического сдвига на n разрядов (1 £ n £15);

6) циклического сдвига и сравнения;

7) циклического сдвига и слияния;

8) шифрации;

9) генерации избыточного кода (CRC);

10) установки и проверки состояния;

11) «нет операции».

1) Инструкции с одним операндом имеют два формата SOR (с использованием РЗУ) и SONR (без использования РЗУ), форматы которых приведены в Табл. 10.10 и Табл. 10.11.

Каждая инструкция может работать как с байтом (при B/W = 0), так и со словом (при B/W = 1).

Табл. 10.10. Инструкции SOR с одним операндом

Код операций	Источник, приемник
Код	Мнемо	Операция	Код	Мнемо	Источн.	Приемн.
	MOVE	ИСТ ® ПМН		SORA	РЗУ	Акк
1101	COMP	ИСТ ® ПМН		SORY	РЗУ	Шина Y
	INC	ИСТ+1 ® ПМН		SORS	РЗУ	Рг.С
1111	NEG	ИСТ+1 ® ПМН		SOAR	Акк	РЗУ
Примечания: Рг. D.0 – расширение байта нулями; Рг. D.S– расширение байта знаком		SODR	Рг. D	РЗУ
	SOIR	I	РЗУ
	SOZR		РЗУ
	SOZER	Рг. D.0	РЗУ
	SOSER	Рг. D.S	РЗУ
	SORR	РЗУ	РЗУ

Табл. 10.11. Инструкции SONR с одним операндом

Код операций	Источник, приемник
Код	Мнемо	Операция	Код	Мнемо	Источн.	Приемн.
	MOVE	ИСТ ® ПМН		SOA	Акк	–
	COMP	ИСТ ® ПМН		SOD	Рг. D	–
	INC	ИСТ+1 ® ПМН		SOI	I	–
1111	NEG	ИСТ+1 ® ПМН		SOZ		–
		SOZE	Рг. D.0	–
	SOSE	Рг. D.S	–
	NRY	–	Шина Y
	NRA	–	Акк
	NRS	–	Рг. С
	NRAS	–	Акк, Рг.С

Все однооперандные инструкции передают на шину Y значение, загружаемое в приемник.

Разряды Z, C, N, OVR регистра состояний модифицируются, остальные – не меняются.

2) Инструкции с двумя операндами имеют следующие форматы:

Табл. 10.12. Двухоперандные инструкции типа TOR 1,2

Табл. 10.13. Двухоперандные инструкции типа TONR

Примечание. Флаги OVR, N, Z, C модифицируются по результатам арифметических операций; в логических операциях OVR := C := 0.

3) Инструкции сдвига на один разряд имеют следующие форматы:

При сдвиге модифицируются биты N и Z регистра состояний, а биты C и OVR устанавливаются в «0». Функция NÅOVR используется при умножении чисел в дополнительном коде.

Рис. 10.19. Выполнение процедур сдвига

Табл. 10.14. Инструкции сдвига на 1 разряд

Табл. 10.15. Управление шиной Y и регистром состояния

Примечания. W = 1 – команды работы со словами; W = 0 – команды работы с байтами; Х – вход при сдвиге.

4) Инструкции с битами имеют следующие форматы:

Табл. 10.16. Инструкции с битами формата BOR 1,2

Табл. 10.17. Инструкции с битами формата BONR

В табл. 8 и 9 «проверка» – это установка признака Z в состояние, определяемое значением n-го разряда адресуемого объекта. «Установка» и «сброс» – при сохранении всех разрядов, кроме n-го.

5) Инструкции циклических сдвигов на n разрядов имеют следующие форматы:

Операнд источника циклически сдвигается на n позиций (0 £ n £ 15) в сторону старших разрядов (влево), результат сдвига помещается в приемник и/или на шину Y. В режиме слова сдвигаются все биты (что соответствует сдвигу вправо на (16 – n) позиций. В режиме байта сдвигаются только биты (7:0), а сдвиг на n влево эквивалентен сдвигу на (8 - n) вправо. Биты N и Z модифицируются, а биты C и OVR устанавливаются в «0».

Табл. 10.18. Инструкции циклического сдвига

6) Инструкции циклического сдвига и сравнения:

Рис. 10.20. Сдвиг и сравнение

Единичное значение разряда маски исключают из сравнения соответствующие разряды операндов (оба при сравнении равны «0»). Биты N, Z регистра состояний модифицируются, а OVR и C – сбрасываются в «0».

Табл. 10.19. Инструкции циклического сдвига и сравнения

7) Инструкции циклического сдвига и слияния:

Сдвигаемый операнд U циклически сдвигается на n позиций в сторону старших разрядов, затем с помощью маски формируется результат: в качестве его i-го разряда берется i-й разряд сдвинутого U, если соответствующий разряд маски равен «1», иначе берется разряд R_i. Результат заносится по адресу несдвигаемого операнда.

Пример: n = 4, режим W (работа со словами)

Табл. 12. Инструкции циклического сдвига и слияния

Биты N, Z регистра состояний модифицируются, а OVR и C – сбрасываются в «0».

Инструкции этого типа могут быть эффективно использованы для преобразования одного кода в другой.

8) Инструкции шифрации:

В этих инструкциях производится поразрядная конъюнкция операнда R и инвертированного значения маски S. Нулевое значение разряда маски S_i разрешает участие соответствующего разряда операнда R в шифрации приоритета. Выходной 5-разрядный код указывает номер старшей единицы операнда R (с учетом маски). Биты N, Z регистра состояний модифицируются, а OVR и C – сбрасываются в «0». Ограничение на выбор операндов – необходимость использования для операнда и маски различных источников (что, впрочем, логично). Инструкции этого типа могут быть эффективно использованы в операциях нормализации.

Табл. 10.20. Инструкции шифрации

Табл. 10.21. Инструкции шифрации PRTNR

9) Инструкции генерации циклического избыточного кода (CRC) определяются одним полем – адресом РЗУ. Инструкции обеспечивают генерацию контрольных разрядов в циклическом избыточном коде. Одна инструкция – «прямая» (CRCF), другая – «обратная» (CRCR), отличающиеся порядком поступления разрядов на свертку: при прямой свертка начинается со старшего (15-го) разряда, при обратной – с младшего. Две инструкции необходимы, т.к. существующие стандарты применения циклических избыточных кодов не определяют, какой разряд данных (старший или младший) должен передаваться первым.

Форматы инструкций:

На рис. показан процесс реализации инструкции обратной свертки. Бит L используется как вход последовательного кода. В соответствии с полиномом, задаваемым с помощью маски, последовательный вход комбинируется с разрядами регистра контрольной суммы. После того, как последний входной бит будет обработан, регистр РЗУ содержит контрольные разряды. В процессе выполнения инструкций биты L, N, Z регистра состояний РгС модифицируются, а C и OVR – сбрасываются в «0».

Перед началом операции необходимо загрузить в Акк полиноминальную маску, а в разряд L РгС – первый бит данных. В следующем такте этот бит появится на выходе L. Результат операции Å этого бита и старшего (младшего – для обратной свертки) бита регистра РЗУ передается на схемы поразрядной конъюнкции для умножения на разряды маски S. Выходы конъюнкторов поступают на входы сумматоров по модулю два Å, где поразрядно складываются со сдвинутым на один разряд влево (для обратной свертки n = 15, что соответствует сдвигу на один разряд вправо) операндом U (РЗУ). Результат операции поразрядного суммирования записывается в регистр РЗУ.

Очередной такт начинается с загрузки следующего разряда данных в разряд связи L. Процесс продолжается до тех пор, пока все разряды данных не пройдут такой цикл.

Табл. 10.22. Управление шиной Y в инструкциях CRC

10) Инструкции установки и сохранения состояния оперируют с регистром состояния РгС, формат которого имеет след. вид:

Форматы инструкций:

Табл. 10.23. Инструкции SETST и RSTST

При реализации инструкций SVST в регистр РЗУ (SVSTR) или в Акк (SVSTNR) загружается только младший байт (при B/W = 0) или все слово (при B/W = 1) с шины Y. На шину Y во всех случаях передается: Y(7:0) РгС, Y(15:8) 0.

11) Инструкции проверки состояния определяют одно из 12 тестовых условий, которое передается на выход CT. Формат инструкций:

Табл. 10.24. Инструкции TSTST

Код (4:0)	Мнемокод	Выдается на СТ	Код (4:0)	Мнемокод	Выдается на СТ
00000	TNOZ	(NÅOVR)ÚZ		TZC	ZÚC\
	TNO	NÅOVR		TN	N
	TZ	Z		TL	L
	TOVR	OVR		TF1	F1
	TLOW	0 (Const)		TF2	F2
	TC	C		TF3	F3

Состояние шины Y при действии инструкции TSTST не определено, содержимое РгС не меняется.

Содержимое РгС может быть так же проверено (помимо инструкции) через двунаправленную шину Т(4:1), причем код Т(4:1) совпадает с полем кода инструкции I(4:1) для выбора соответствующего условия (см. таблицу). При конфликте кодов I(4:1) и Т(4:1) приоритет имеют линии I(4:1).

12) Инструкция «Нет операции»:

Значение шину Y не определено; Внутреннее состояние регистров не меняется.

Инструкции с непосредственным операндом – двухтактные – содержат в мнемокоде литеру «I». Операнд размещается в программе (микропрограмме) непосредственно за словом инструкции

.