АРИФМЕТИЧЕСКИЕ ОСНОВЫ ЦИФРОВОЙ ТЕХНИКИ 4 страница

Пример 2. Преобразуем логическую функцию трех аргументов в базис ИЛИ-НЕ:

(29)

Построим логическую схему устройства по конечному выражению функции (29) в базисе ИЛИ-НЕ (рисунок 9).

Рисунок 9 – Логическая схема устройства в базисе ИЛИ-НЕ

Определим значения сигналов на выходе каждого логического элемента и на выходе всей схемы (рисунок 9) для входного кодового слова 101. Для этого используем таблицу истинности логического элемента ИЛИ-НЕ.

СХЕМОТЕХНИЧЕСКИЕ ОСНОВЫ ЦИФРОВОЙ ТЕХНИКИ

Общие сведения об элементной базе цифровой техники

Схемотехника – научно-техническое направление, занимающееся проблемами анализа и синтеза отдельных узлов цифровой техники с целью обеспечения оптимального выполнения или заданных функций и расчета параметров входящих в них элементов.

Элементами цифровой техники называются наименьшие функциональные части, на которые можно разбить устройство при логическом проектировании (синтезе) и технической реализации. Элементы цифровой техники выполняют хранение, преобразование и передачу логических переменных, а также ряд вспомогательных функций, например: задержку сигнала во времени, формирование сигнала с определенными физическими параметрами и т.п.

Элементную базу цифровой техники составляют цифровые интегральные схемы (ИС). Характеристикой сложности ИС является уровень интеграции, оцениваемый числом базовых логических элементов либо числом транзисторов, которые могут быть реализованы на кристалле. В зависимости от сложности цифровые ИС делятся на малые, средние, большие и сверхбольшие.

Малые ИС реализуют простейшие логические преобразования и обладают универсальностью, так как с помощью только одного типа логических элементов, например И-НЕ, можно построить цифровое устройство любой сложности.

В виде средних ИС выпускаются в готовом виде такие типовые узлы цифровой техники, как малоразрядные регистры, счетчики, дешифраторы, сумматоры и т.п. Номенклатура средних ИС должна быть более широкой, так как их универсальность снижается.

С появлением больших и сверхбольших ИС (БИС/СБИС) схемы с тысячами и даже миллионами логических элементов стали размещаться на одном кристалле. При этом универсальность цифровых ИС с жесткой структурой резко снижается. Выход из возникшего противоречия между уровнем интеграции и универсальностью был найден на пути переноса специализации ИС в область программирования. Появились микропроцессоры (МП) и БИС/СБИС с программируемой структурой.

МП позволяет решать различные задачи, меняя программу, и представляет собой универсальную БИС. Это позволяет наладить массовый выпуск МП и, следовательно, снизить его стоимость.

В виде БИС/СБИС с программируемой структурой потребителю предлагается кристалл, содержащий множество логических блоков, соединения между которыми определяет сам потребитель, программируя структуру ИС для решения конкретной задачи.

Таким образом, МП реализует последовательную обработку информации, поочередно выполняя команды программы, что может не обеспечить требуемого быстродействия. В БИС/СБИС с программируемой структурой обработка информации происходит одновременно во многих узлах устройства, что обеспечивает более высокое быстродействие. Следовательно, БИС/СБИС с программируемой структурой могут быстрее решать задачи, сложность которых ограничена уровнем интеграции ИС, а МП средства могут решать задачи любой сложности, но с меньшим быстродействием.

С ростом уровня интеграции цифровых ИС задачей разработки становится составление блоков из субблоков стандартного вида путем правильного их соединения.

В настоящее время основная работа в части логических преобразований информации стала выполняться БИС/СБИС. Однако выпуск и использование ИС малой и средней степени интеграции не прекратились, поскольку ограничиться только БИС и СБИС при построении устройств не удается. Практически всегда возникает необходимость в реализации одиночных логических функций или буферизации линий интерфейса и т.д.

Классификация цифровых интегральных схем

По технологии изготовления и связанной с ней схемотехнической элементной базе различают цифровые ИС схемотехники типа ТТЛШ (транзисторно-транзисторная логика с диодами Шоттки), КМОП (на комплементарных металл-окисел-полупроводник транзисторах) и Би-КМОП (комбинированной биполярной-полевой) и др. Наибольшее распространение получили цифровые ИС схемотехники КМОП и Би-КМОП. Наилучшим сочетанием всех параметров обладают цифровые ИС схемотехники Би-КМОП.

По виду обрабатываемых сигналов цифровые интегральные схемы делятся на потенциальные, импульсные и импульсно-потенциальные. Длительность потенциального сигнала не ограничена сверху, как правило, кратна длительности тактового периода T и определяется частотой смены информации. Длительность импульсного сигнала имеет постоянное стандартное значение и не зависит от частоты смены информации. Типы сигналов определяют три способа физического представления (кодирования) информации: потенциальный, импульсный и динамический.

При потенциальном способе логическим нулю и единице ставится в соответствие уровень напряжения или потенциала. Если логическому нулю соответствует низкий уровень напряжения, а логической единице высокий, то логическое соглашение или просто логика называется положительной. При обратном соответствии логика называется отрицательной.

Один и тот же логический элемент в зависимости от принятого логического соглашения выполняет различные логические операции. Переход от положительной логики к отрицательной производится инвертированием входных и выходных переменных. В дальнейшем, если не оговорено иное, будем пользоваться соглашением положительной логики (рисунок 10, а).

При импульсном способе логической единице соответствует наличие импульса в строго определенный или тактовый момент, а логическому нулю – его отсутствие (рисунок 10, б).

При динамическом способе логической единице соответствует наличие последовательности прямоугольных импульсов в течение тактового периода, а логическому нулю – ее отсутствие (рисунок 10, в).

Рисунок 10 – Временные диаграммы физического представления кодового слова 10110 потенциальным способом (а), импульсным (б) и динамическим (в)

Наиболее широкое применение получил потенциальный способ.

По функциональному назначению цифровые ИС делятся на логические, элементы памяти и специальные.

К логическим относят элементы, реализующие элементарные логические функции какого-либо базиса.

Элементы памяти (триггеры) предназначены для запоминания информации.

Специальные элементы предназначены для преобразования сигналов (усиление, формирование, генерирование и т.д.).

Обозначения цифровых интегральных схем

Обозначения цифровых ИС по ГОСТ 17021-88 ЕСКД должно состоять из четырех элементов. Первый элемент – цифра 1, 5 или 7, обозначающая группу ИС по конструктивно-технологическому исполнению. Второй элемент – две или три цифры (от 00 до 99 или от 000 до 999), указывающие порядковый номер разработки серии ИС. Третий элемент – две буквы, обозначающие подгруппу и вид ИС внутри подгруппы, определяющие функциональное назначение ИС. Четвертый элемент – число, определяющее номер разработки ИС по функциональному признаку. Два первых элемента обозначают серию ИС. Под серией понимают совокупность ИС, выполняющих различные функции, имеющих единое конструктивно-технологическое исполнение и предназначенных для совместного применения. Например, расшифруем обозначение ИС 1533ЛА3 (рисунок 11).

Рисунок 11 – Условное обозначение микросхемы 1533ЛА3

Разделение цифровых ИС на подгруппы и виды приведено в [6], таблица 1.1. Рассмотрим фрагмент этой таблицы для подгруппы логических элементов (таблица 6).

Таблица 6 – Обозначение цифровых ИС для подгруппы логических элементов

Окончание таблицы 6

Рассмотрим УГО некоторых логических элементов по ГОСТ 2.743-91 ЕСКД, которые не указаны в таблице 5 (рисунок 12).

Примечание – символ «E» означает расширительный выход (вход).

Рисунок 12 – Условное графическое обозначение расширителя (а), логического элемента 2И-2ИЛИ-НЕ/2И-2ИЛИ с возможностью расширения по ИЛИ (б) и логического элемента 3ИЛИ-НЕ/3ИЛИ (в)

Основные статические и динамические параметры логических элементов

Статические характеристики и параметры характеризуют логические элементы в устойчивом состоянии, а динамические – при переключении из одного состояния в другое.

В качестве важнейших статических параметров приводятся пять значений напряжений и пять значений токов. Прежде всего указывается значение напряжения питания (величина и поле допуска).

Четыре значения напряжений: задают границы отображения логических переменных нуль и единица на выходе и входе элемента. Для нормальной работы элемента требуется, чтобы входное напряжение, отображающее логическую единицу, было достаточно высоким, а напряжение, отображающее логический нуль, достаточно низким. Эти требования задаются параметрами и Входные напряжения данного логического элемента есть выходные напряжения предыдущего (источника сигналов). Напряжения, гарантируемые на выходе логического элемента при допустимой нагрузке, задаются параметрами и

Для токов в первую очередь указывается ток потребления который нужен и для определения потребляемой элементом мощности, рассчитываемой как произведение напряжения питания на потребляемый им ток.

Следующие четыре значения токов среди важнейших статических параметров – входные и выходные токи в обоих логических состояниях: При высоком уровне выходного напряжения из элемента-источника ток вытекает, а цепи нагрузки ток поглощают (рисунок 13, а).

Рисунок 13 – Направление выходных и входных токов при высоком уровне выходного напряжения (а) и низком уровне – (б)

Окончание рисунка 13

При низком уровне выходного напряжения элемента-источника ток нагрузки втекает в этот элемент, а из входных цепей элементов-приемников токи вытекают (рисунок 13, б). Следовательно, входные и выходные токи в различных логических состояниях протекают в разных направлениях.

Кроме того, к статическим параметрам относятся:

– Коэффициент разветвления по выходу характе-

ризует нагрузочную способность логического элемента и определяет число входов однотипных элементов, которое может быть подключено к выходу данного элемента. Чем выше нагрузочная способность элементов, тем меньшее число элементов может потребоваться при построении цифрового устройства. Из рисунка 13 следует, что коэффициент разветвления по выходу может быть определен по формуле:

(30)

По формуле (30) можно определить допустимое значение

выходного тока

– Коэффициент объединения по входу определяет

число входов логического элемента, предназначенных для подачи логических аргументов. Элементы с большим коэффициентом объединения по входу имеют более широкие функциональные возможности;

– Помехоустойчивость определяется максимальным значе-

нием помехи не вызывающей нарушения работы эле-

элемента. Для количественной оценки помехоустойчивости можно использовать передаточную характеристику логического элемента, которая представляет собой зависимость выходного напряжения от входного (рисунок 14).

Рисунок 14 – Типовая передаточная характеристика инвертора

При увеличении входного напряжения от нуля до порогово-

го в области значений, соответствующих уровню логи-

ческого нуля, напряжение на выходе уменьшается от стандарт-

ного уровня логической единицы до минимально допус-

тимого уровня логической единицы (рисунок 14).

Дальнейшее увеличение входного напряжения приводит к резкому снижению выходного напряжения (область переключения логического элемента). При больших значениях входного напряжения, превышающих пороговый уровень логической еди-

ницы на выходе устанавливается стандартный уро-

вень логического нуля Таким образом, при работе логи-

ческого элемента в статическом (установившемся) режиме недо-

пустимы входные напряжения Допус-

тимыми считаются такие помехи, которые наложившись на входное напряжение не выведут его в область недопустимых значений (рисунок 14).

Важнейшим динамическим параметром является быстродействие логических элементов. Оно оценивается задержкой распространения сигнала от входа к выходу логического элемента при включении и выключении (логический элемент включен, если на его выходе уровень логического нуля и наоборот). Временные диаграммы переключения инвертирующего логического элемента показаны на рисунке 15.

Рисунок 15 – Временные диаграммы входного и выходного напряжений при переключении инвертирующего логического элемента

Время задержки измеряется на выходе по отношению ко входу на уровнях 0,5 от установившихся значений напряжений (рисунок 15). Часто используется средняя задержка распростране-
ния сигнала: [нс]. Чем меньше этот
параметр, тем выше быстродействие логического элемента. Этот параметр используется при расчете задержки распространения сигналов в сложных логических схемах.

На быстродействие цифровых устройств влияют также емкости нагрузки и паразитные монтажные емкости, на перезаряд которых требуются затраты времени. В справочных данных приводятся входные и выходные емкости логических элементов, что позволяет подсчитать емкости нагрузки в узлах схемы. Предельно допустимая емкость указывает границу, при которой гарантируется работоспособность логического элемента.

Мощности, потребляемые логическими элементами, делят на статические и динамические. Статическая мощность потребляется элементом, который не переключается, это средняя потребляемая мощность определяемая по формуле:

[мВт], (31)

где – мощность потребляемая от источника питания при низком уровне выходного напряжения, а – при высоком уровне.

При переключении потребляется дополнительно динамическая мощность, которая пропорциональна частоте переключения. Таким образом, полная потребляемая мощность зависит от частоты переключения элемента. Следовательно, быстродействие логического элемента и полная потребляемая мощность взаимосвязаны: при увеличении быстродействия возрастает потребляемая мощность.

Энергия переключения E логического элемента из одного логического состояния в другое определяется по формуле:

[пДж]. (32)

Этот параметр используется для сравнения различных типов логических элементов. Лучше тот логический элемент, у которого этот параметр меньше.

Сравнительная оценка логических элементов различных схемотехнических типов. Промышленность выпускает логические элементы ТТЛШ повышенного быстродействия, при относительно большой мощности потребления (серия 1531) и маломощные, но с меньшим быстродействием (серия 1533). Эти логические элементы обладают высокой помехоустойчивостью и большой нагрузочной способностью.

Логические элементы схемотехники КМОП отличаются исключительно малым потреблением энергии, высокой помехоустойчивостью и нагрузочной способностью. Наряду с этим логические элементы схемотехники КМОП имеют ограниченный коэффициент объединения по входу. По быстродействию логические элементы современных серий схемотехники КМОП, например серии 1554, не уступают микросхемам схемотехники ТТЛШ.

Наилучшим сочетанием всех параметров обладают логические элементы схемотехники Би-КМОП.

Типы выходных каскадов цифровых элементов

Цифровые элементы (логические, запоминающие, буферные) могут иметь выходы следующих типов:

– логические;

– с третьим или Z-состоянием;

– с открытым коллектором (стоком);

– с открытым эмиттером (истоком).

Наличие четырех типов выходов объясняется различными условиями работы элементов в логических цепях, магистрально-модульных системах и т.д. Выход с открытым эмиттером (истоком) характерен для элементов ЭСЛ (эмиттерно-связанная логика), которые применялись для реализации цифровых устройств сверхвысокого быстродействия [4]. Их основным недостатком является большая энергия переключения, поэтому в настоящее время элементы ЭСЛ применяются редко, поскольку современные элементы схемотехники Би-КМОП обладают лучшим сочетанием параметров. Исходя из вышесказанного, рассмотрим более подробно первые три типа выходов.

Логический выход

Логический выход формирует два уровня выходного напряжения ( и ). Выходное сопротивление логического выхода стремятся сделать малым для увеличения выходных токов с целью увеличения скорости перезаряда емкостных нагрузок, т.е. для получения высокого быстродействия элемента. Такой тип выхода имеют большинство логических элементов, используемых в КЦУ.

Схемы логических выходов элементов схемотехники ТТЛШ, КМОП и Би-КМОП подобны двухтактным каскадом усилителей: в них оба фронта выходного напряжения формируются с участием активных транзисторов, работающих противофазно, что обеспечивает малые выходные сопротивления при любом направлении переключения выхода (рисунок 16).

Рисунок 16 – Схемы логических выходов цифровых элементов схемотехники ТТЛШ (а) и КМОП (б)

В схеме на рисунке 16, а использованы транзисторы Шоттки. За счет этого уменьшается энергия переключения. Схема выхода элементов схемотехники Би-КМОП отличается от схемы на рисунке 16, а тем, что используются обычные биполярные транзисторы.

Первая особенность таких выходов состоит в том, что их нельзя соединять параллельно по двум причинам. Во-первых, это создает логическую неопределенность, так как в точке соединения выхода, формирующего логическую единицу, и выхода, формирующего логический нуль, не будет стандартного уровня. Во-вторых, при соединении выходов, находящихся в различных логических состояниях, возникает их «противоборство». Вследствие малых выходных сопротивлений возникает уравнительный ток большой величины, что может вывести из строя элементы выходных цепей.

Вторая особенность логического выхода двухтактного типа связана с протеканием через оба транзистора коротких импульсов тока при переключении из одного логического состояния в другое. Эти токи протекают от источника питания на корпус и называются сквозными. В статических состояниях таких токов нет, так как один из транзисторов всегда заперт. При переходных процессах возникает кратковременная ситуация, в которой оба транзистора одновременно открыты, что и порождает короткий импульс сквозного тока значительной величины (рисунок 17) и приводит к увеличению потребляемой мощности.

Рисунок 17 – Временная диаграмма тока, потребляемого цифровым элементом при переключении из одного логического состояния в другое

Следует отметить, что импульсные токи возникают в цепях питания цифровых элементов не только из-за сквозных токов, но и вследствие перезаряда емкостей. Поэтому в цепях питания цифровых элементов возникают импульсные токовые помехи. Для борьбы с ними требуется «хорошая земля» и фильтрация напряжения питания.

Выход с тремя состояниями

Цифровые элементы с тремя состояниями выхода, кроме логических состояний нуля и единицы, имеют третье состояние «отключено» или Z-состояние, в котором ток выходной цепи крайне мал, что соответствует отключению выхода элемента от внешней нагрузки. В третье состояние элемент переводится специальным управляющим сигналом обеспечивающим запертое состояние обоих транзисторов выходного каскада (рисунок 16). При наличии разрешения элемент работает как обычно, выполняя свою логическую операцию, а при отсутствии разрешения переходит в третье состояние.

На рисунке 18 показан выходной каскад с третьим состоянием, используемый в схемотехнике КМОП.

Низкий уровень сигнала открывает транзисторы VT3 и VT4 и позволяет нормально работать инвертору на транзисторах VT1 и VT2, через который данные передаются на выход. При высоком уровне сигнала транзисторы VT3 и VT4 заперты, и выход Y находится в состоянии «отключено».

В цифровых устройствах широко используются буферные элементы с тремя состояниями выхода для управляемой передачи данных по различным линиям. Буферы могут быть инвертирующими или неинвертирующими, а сигналы OE – прямыми или инверсными. Выходы с тремя состояниями обозначают на УГО элементов значком треугольника (рисунок 18, б).

Рисунок 18 – Инвертор схемотехники КМОП с тремя состояниями выхода. Принципиальная схема (а) и условное графическое обозначение (б)

Выходы с тремя состояниями можно соединять параллельно при условии, что в любой момент активным может быть только один из них. В этом случае отключенные выходы не мешают активному элементу формировать сигналы в точке соединения выходов. Это позволяет использовать элементы с тремя состояниями выхода в магистрально-модульных микропроцессорных и иных системах для поочередной передачи информации от нескольких источников к приемнику по одной линии связи (шине). Следует отметить, что эту задачу в настоящее время часто решают с помощью мультиплексоров.

Выход с открытым коллектором (стоком)

Элементы с открытым коллектором (стоком) имеют выходную цепь, заканчивающуюся одиночным транзистором, коллектор (сток) которого не соединен с какими-либо цепями внутри ИС, т.е. верхний выходной транзистор VT1 отсутствует (рисунок 16). Следовательно, нижний транзистор VT2 имеет свободный или открытый коллектор (сток), который является выходом элемента (рисунок 19).

Этот транзистор управляется от предыдущей части схемы элемента так, что может находится в насыщенном (для МОП-транзистора просто открытом) или запертом состоянии. Насыщенное (открытое) состояние трактуется как отображение логического нуля, закрытое – единицы.

Насыщение транзистора в схеме с открытым коллектором обеспечивает на выходе элемента напряжение (малое напряжение насыщения «коллектор-эмиттер» ). Запирание транзистора какого-либо уровня напряжения на выходе элемента не задает, выход при этом имеет неизвестный «плавающий» потенциал, так как не подключен к каким-либо цепям. Поэтому для формирования высокого уровня напряжения при запирании транзистора на выходе элементов с открытым коллектором (стоком) требуется подключать внешние резисторы (или другие нагрузки), соединенные с источником питания (рисунок 19).

Рисунок 19 – Схемы выходов цифровых элементов с открытым коллектором (стоком) схемотехники ТТЛШ (а) и схемотехники КМОП (б)