Основные элементы МП-системы

2.1. Микропроцессор

Структурная схема микропроцессора КР580ВМ80 приведена на рис.2. Обрабатываемые данные и программа загружаются пользователем в ЗУ, которое является внешним элементом по отношению к МП.

Для обращения к конкретной ячейке ЗУ МП выдает на своих адресных выходах код (номер) этой ячейки. Такую операцию выполняет регистр адреса РА, к которому подключена 16-разрядная ША системы. Номер ячейки памяти, к которой требуется обращение, первоначально может находиться в различных регистрах микропроцессора (ВС, DE, HL), откуда этот номер переписывается в РА.

СтК - счетчик команд или программный счетчик (program counter-PC) определяет очередность выборки команд из ЗУ. После выполнения очередной команды число, записанное в СтК, увеличивается на число единиц, равное числу байтов в коде этой команды.

При выполнении команд перехода содержимое СтК может изменяться скачком. Слово, записанное в регистре СтК, выводится на адресную шину и определяет адрес командной ячейки памяти в программе, к которой производится обращение.

РК - регистр команд предназначен для хранения кода выполняемой команды. После выборки команды из ЗУ ее код воспринимается устройством управления выполнения команд – УУВК, которое предназначено для организации необходимой последовательности действий всех остальных узлов МП, обеспечивающих исполнение команды (микропрограммы).

Функциональные узлы МП соединены между собой внутренней шиной данных – ШДВ, с помощью которой они обмениваются информацией. Внутренние шины данных и адреса МП при необходимости могут быть переведены в высокоинпедансное состояние.

АЛУ – арифметическо-логическое устройство, выполняющее простейшие арифметические и логические операции (arithmetic logic unit-ALU).

РАк – регистр-аккумулятор (accumulator-ACC), в котором, как правило, находится один из операндов, а после выполнения арифметической или логической операции в аккумулятор пересылается ее результат.

РБ – представляют собой промежуточные буферные регистры АЛУ.

БД – двунаправленный буферный регистр шины данных.

УС – указатель стека (SP-stack pointer). Это программно доступный 16-битовый регистр, в котором указывается адрес очередной свободной ячейки стековой памяти. Любая часть оперативной памяти может быть использована как стек. Состояние регистров МП сохраняется в стеке при обращении к подпрограммам или при другом виде прерывания и восстанавливается после окончания их отработки. Стековая память работает по принципу: «вошедший последним, выходит первым», то есть, информация при чтении выдается в обратном порядке ее записи. При помещении в стек очередного двухбайтового слова, содержимое регистра УС уменьшается на 2, при чтении увеличивается на 2.

СДК – схема десятичной коррекции, подключенная к АЛУ, позволяет производить обработку данных не только в двоичном, но и в двоично-десятичном коде.

РП – восьмибитовый регистр признаков или регистр флажков (Flag Register-RF), в котором информационными из восьми триггеров являются только пять (рис.3).

Эти триггеры – флажки характеризуют результат очередной операции в АЛУ следующим образом:

· бит знака – S (sign) равен «1», если результат операции в АЛУ отрицателен;

· бит нуля – Z (zero) устанавливается в «1», если результат операции равен «0»;

· бит четности – Р (parity) устанавливается в «1», если количество единиц в результате четное;

· бит переноса – С (carry) устанавливается в «1», если в результате при выполнении операции сложения возникает перенос из старшего разряда или при выполнении операции вычитания переноса не возникает (т.е. происходит заем из старшего разряда), в противном случае бит устанавливается в «0»;

· бит дополнительного переноса – АС (auxiliary carry) устанавливается в «1» при появлении в значении результата переноса из третьего бита в четвертый, когда выполняются операции сложения и вычитания. Этот признак используется для преобразования двоичного результата в двоично-десятичный.

Не все операции, выполняемые в АЛУ, воздействуют на содержание регистра флажков, что следует учитывать в процессе программирования условных переходов.

Восьмиразрядные регистры общего назначения (РОН) В, С, D, Е, H, L выполняют роль сверхоперативного запоминающего устройства (СОЗУ). Эти регистры могут использоваться также парами: ВС, DE, HL, при этом в В, D, H содержатся старшие разряды двухбайтовых слов.

Обычно пары регистров используются в качестве регистров-указателей косвенной адресации при выполнении арифметических, логических и пересылочных операций. Основным регистром-указателем является пара HL. Пара регистров WZ используется для временного хранения второго и третьего байтов команд перехода, передаваемых с внутренней шины данных в программный счетчик.

Назначение выводов МП КР580ВМ80, показанного на рис.4, приведено в табл.1.

Таблица 1

Управляющие сигналы МП КР580ВМ80А

Обозначе- ния	Наименование	Назначение
Управление шинами
ПМ выход DBIN	Прием с шины данных   DATA BUS INPUT	Сигнал ПМ=1 указывает, что ШД находится в режиме приема. Используется как строб разрешения приема с ШД в МП.
Выход	Выдача с шины данных   WRITE	ВД=0 указывает, что МП выдал информацию в ШД. Используется для управления записью информации во внешние устройства.
Управление прерываниями
ЗПР (вход) INT	Запрос прерывания   INTERRUPT	Запрос на прерывание работы. Анализируется в состоянии останова и в конце выполнения каждой команды.
РПР (выход) INTE	Разрешение прерывания   INTERRUPT ЕNABLE	При РПР=1 прерывание работы основной программы для обслуживания внешнего устройства разрешено.
Управление асинхронной передачей данных
ГТ (вход) READY	Готовность данных для МП	При ГТ=0 устройство, с которым МП обменивается информацией, не готово к передаче данных. В этом случае МП переходит в режим ожидания и остается в нем до прихода ГТ=1.
ОЖ (выход) WAIT	Ожидание	МП находится в состоянии ожидания поступления данных.
Управление прямым доступом к памяти
ЗХ (вход) HOLD	Захват шин	ЗХ=1 запрашивает разрешение на перевод в режим, при котором ШД и ША находится в третьем состоянии, что позволит внешним устройствам использовать ШД и ША для прямого доступа к ЗУ, минуя МП.
ПЗХ (выход) HLDA	Подтверждение захвата   HOLD ACKNOWLEDGE	ПЗХ=1 подтверждает перевод шин адреса и данных в третье состояние.
Синхронизирующие сигналы
С1, С2 (вход) Ф2, Ф2	Тактовые импульсы	Тактовые импульсы с различными фазами.
С (выход) SYNC	Синхронизация	Синхросигнал, выдаваемый вначале каждого машинного цикла.
СБР (вход) RESET	Сброс	При СБР=1 работа МП прерывается, СТК, РК, внутренние триггеры сбрасываются, а МП выводится из состояния останова или захвата.

2.2. Генератор тактовых импульсов

Для того, чтобы получить тактовые импульсы с необходимыми для МП параметрами, используется микросхема КР580ГФ24 (рис.5).

Эта БИС является тактовым генератором, специально сконструированным для вышеуказанного микропроцессора. Назначение выводов ГТИ представлено в таблице 2.

Таблица 2

Назначение выводов БИС КР580ГФ24

Название	Назначение вывода
XTAL1 XTAL2	Выводы для подключения кварцевого генератора
TANK	Вывод, используемый при применении кварцевого резонатора с обертоном
OSC	Выход для синусоидального сигнала с частотой кварцевого резонатора
Ф1, Ф2	Выводы для тактовых импульсов
Ф2Т	Выход для тактовых импульсов Ф2, но ТТЛ-уровня
SYNC	Вход для сигнала SYNC микропроцессора
(status strob)	Выход для синхронизированного сигнала SYNC
(reset input)	Вход для асинхронного сигнала сброса
RESET	Выход для синхронизированного сигнала RESET микропроцессора
RDYIN (ready input)	Вход для асинхронного сигнала готовности
READY	Выход для синхронизированного сигнала READY микропроцессора

Частота тактовых импульсов Ф₁ и Ф₂ равна 1/9 частоте кварцевого резонатора, который подключается к выводам XTAL1 и XTAL2. Так, например, при резонаторе, имеющем частоту 18МГц, частота тактовых импульсов равна 2МГц. На выходе OSC (oscillation) вырабатывается синусоидальный сигнал с частотой, равной частоте кварцевого резонатора.

Все оставшиеся выводы (т.е. кроме Ф₁, Ф₂ и OSC) работают с сигналами, имеющими ТТЛ уровни. На выходе Ф₂Т вырабатывается сигнал, идентичный Ф₂, но имеющий ТТЛ уровень, который может быть использован для синхронизации каких-либо устройств в МП-системе.

Три входа SYNC (synchronization), (reset input), RDYIN (ready input) являются входами для асинхронных сигналов. Эти сигналы могут принимать значение «1» и «0» в любой момент времени. Внутри ГТИ из этих сигналов формируются три выходных сигнала: (status strob), RESET, READY, которые синхронизированы с тактовыми импульсами.

2.3 Системный контроллер

Системный контроллер SC (system controller) выполняет роль буфера шины данных и формирует сигналы управления для устройств памяти и устройств ввода-вывода. В качестве системного контроллера в МП-системе используется БИС КР580ВК28 (рис.6).

Как было указано ранее, часть сигналов управления передается из МП по шине данных в режиме разделения времени. Эти сигналы управления фиксируются системным контроллером в начале каждого цикла команды по сигналу строба . Три сигнала управления: HLDA, DBIN и подаются на системный контроллер от микропроцессора по отдельным проводам. На основе принятых сигналов системный контроллер вырабатывает управляющие сигналы: (memory read)-чтение из памяти, (input-output read)-чтение из устройств ввода-вывода, (memory write)-запись в ячейку памяти, (input-output write)-запись в устройство ввода-вывода, (interrupt acknowledge)-подтверждение прерывания, сигнал (bus enable)-внешний сигнал разрешения магистралей, подаваемый в режиме прямого доступа к памяти и переводящий выходы системного контроллера в высокоимпедансное состояние.

2.4. Шинный формирователь

БИС КР580ВА86 имеет 8-разрядные двунаправленные каналы-формирователи А и В, подключаемые соответственно к МП и системной магистрали. Формирователи имеют выходы с тремя состояниями и управляются сигналами направления передачи данных и отключения, подаваемыми на входы TF (transfer function) и (output enable) соответственно. Передача информации разрешена при =0, причем: если TF=1, то направление передачи от А к В, если TF=0, то передача имеет направление от В к А. При =1 выходы каналов А и В переводятся в высокоимпедансное состояние. Так как адресная шина - 16-разрядная и однонаправленная, то соответственно в буфере используются две БИС, а управляющие входы TF подключены к цепи логической «1».

2.5. Устройства памяти.

По принципу построения запоминающие устройства делятся на постоянные запоминающие устройства, предназначенные только для чтения информации, и оперативные запоминающие устройства, которые используются как для чтения, так и для записи информации.

ПЗУ применяются для хранения управляющих программ, различных таблиц, констант и т.д. Информация заносится в ПЗУ в процессе изготовления и в последствии не изменяется. В ОЗУ заносится программа пользователя, которая может быть стерта, заменена полностью или изменена при необходимости, в зависимости от решаемой проблемы.

Существует несколько разновидностей памяти, которые различаются принципом занесения информации, а также технологией изготовления.

Из множества БИС памяти рассмотрим две типовые. На рис.8 представлены БИС ПЗУ типа К573РФ2 и БИС ОЗУ типа К537РУ10. Каждая из указанных микросхем хранит 2 Кбайт информации, т.е. 2048 восьмиразрядных слов.

Выбор нужной ячейки памяти производится с помощью одиннадцати адресных сигналов А₀-А₁₀. Микросхемы имеют управляющие входы: (chip select)-выбор кристалла, (output enable)-разрешение вывода, (write)-запись, W/R или , RD (write или read)-запись или чтение.

В МП-системе ОЗУ работает как в режиме чтения, так и в режиме записи информации, а ПЗУ - только в режиме чтения при условии наличия на управляющем входе « , RD» логической «1».Запись информации в ПЗУ обычно производится вне МП-системы с помощью специального устройства программирования, при этом на вход « , RD» подаются импульсы высокого напряжения определенной длительности.

Табл.3 и табл.4 функционирования ПЗУ К573РФ2 и ОЗУ К537РУ10 приведены ниже.

Таблица 3 Таблица 4

При построении модулей памяти возникают задачи наращивания информационной емкости путем объединения БИС памяти по всем входам- выходам за исключением управляющих входов . Сигналы на входах определяют, какой из БИС памяти необходимо включиться в работу. 16-разрядная шина адреса МП позволяет обращаться к 64Кбайт ячеек памяти. Однако в МП-системе адресная шина используется не только для выбора ячеек ЗУ, но и различных интерфейсных устройств ввода-вывода, таймера, контроллера прерываний и т.д.

В МП-системе для селекции БИС по адресным признакам используется дешифратор, формирующий на своих выходах сигналы для всех устройств, внешних по отношению к МП.

Адрес устройства, которому МП разрешает работать с шиной данных, в микро-ЭВМ задается обычно тремя старшими разрядами (13,14,15) шины адреса. Все адресное пространство делят при этом на 8 зон по 8К адресов в каждой зоне:

- зона 0 - адреса 0000-1FFF, зона 1 – адреса 2000-3FFF,

- зона 2 - адреса 4000-5FFF, зона 3 – адреса 6000-7FFF,

- зона 4 - адреса 8000-9FFF, зона 5 – адреса А000-ВFFF,

- зона 6 - адреса С000-DFFF, зона 7 – адреса E000-FFFF.

Как правило, зоны 0 и 1 используются под ПЗУ и ОЗУ, а остальные под другие вышеперечисленные устройства МП-системы. В рассматриваемой МП-системе на базе МП КР580ВМ80 под ОЗУ отведена 4 зона.

В нижеследующей табл.5 представлено распределение зон адресного пространства в двоичном коде.

Таблица 5

2.6. Дешифраторы

Для осуществления операции в зоне объемом 8К достаточно 13 линий шины адреса, оставшиеся три линии, как было указано в предыдущем параграфе, используют для выбора микросхемы в одной из зон. Наиболее удобен для такой селекции дешифратор К555ИД7, имеющий 3 входа и 8 выходов (рис.9). Схема имеет также три управляющих входа , , . Дешифрация происходит, когда на входах , – логический «0», а на выходе – логическая «1».

Табл.6 состояний дешифратора К555ИД7 приведена ниже

Таблица 6

Микросхема К155ИД3 – дешифратор, также используемый в МП-системах и позволяющий преобразовать четырехразрядный входной код А₀-А₃ в напряжение логического «0», появляющееся на одном из шестнадцати выходов 0-15 (рис.10).

Чтобы разрешить работу выходов, на управляющие входы и микросхемы следует подать напряжение логического «0». В противном случае на всех выходах появляется напряжение логической «1». Микросхема К155ИД13 – дешифратор, аналогичный К155ИД3, но с прямыми выходами.

Так, например, в К155ИД3 при наличии кода 0101 на входах А₃, А₂, А₁, А₀, логический «0» появляется на выходе 5, а логические единицы – на всех других выходах.

В микросхеме К155ИД13 при аналогичном входном наборе на выходе 5 будет присутствовать логическая «1», а на всех остальных выходах логический «0», т.е. информация представлена в прямом коде.

2.7. Периферийные устройства ввода-вывода информации МП-систем

Для взаимодействия с внешним миром МП-система должна иметь, по крайней мере, одно входное и одно выходное устройство, подсоединенные к шинам системы и осуществляющие ввод и вывод данных. Такие БИС ввода-вывода называются периферийными адаптерами.

Например, последовательный периферийный адаптер (адаптер последовательного интерфейса) КР580ВВ51 передает и принимает информацию в последовательном коде; программируемый таймер КР580ВИ53 используется для подсчета числа событий и задания временных интервалов; восьмиуровневый контроллер приоритетных прерываний КР580ВН59 реагирует на запросы прерываний от периферийных объектов; БИС КР580ВТ57 организует обмен данными между ЗУ и периферийными устройствами, минуя микропроцессор.

Одной из наиболее распространенных интерфейсных БИС является параллельный периферийный адаптер КР580ВВ55 (рис.11), в состав которого входят три восьмиразрядных двунаправленных буферных регистра, называемые порт А, порт В, порт С, и один внутренний контрольный регистр. Порты и контрольный регистр селекционируются по двум входам А₁^’, А₀^’, к которым обычно подключаются одноименные линии шины адреса. Сигналы 00, 01, 10, 11 на входах А₁^’, А₀^’ позволяют обращаться соответственно к портам А, В, С и к регистру контроля. Перед началом работы в регистр контроля записывается код, определяющий направление передачи информации в портах. Логический «0» на входе разрешает работу БИС, а логическая «1» переводит выводы шин портов в высокоимпедансное состояние.

На входы и адаптера поступают соответственно сигналы и системного контроллера.

Если на входе -логический «0», то происходит передача информации от внешнего устройства через выбранный порт на шину данных МП-системы. Логический «0» на входе , наоборот, разрешает передачу информации от шины данных через выбранный порт на внешнее устройство. При наличии сигнала логической «1» на входе Reset все порты переводятся в режим ввода информации, а регистр контроля обнуляется. Выводы D₀ ¸D₇ подключены к шине данных МП-системы.

Ниже приводится табл.7 некоторых режимов работы портов в соответствии с кодировкой контрольного регистра.

Таблица 7