Регистр IРН кристаллов 8XC51GB
MSB LSB
| РРСН | РТ2Н | PSH | РТ1Н | РХ1Н | РТ0Н | РХ0Н 1 |
| Бит | Поз. | Функция присвоения приоритета прерывания |
| - | IРН.7 | зарезервировано для дальнейшего использования |
| РРСН | IРН.6 | прерывание от РСА, старший бит |
| РТ2Н | IРН.5 | переполнение 2-го таймера, старший бит |
| PSH | IРН.4 | последовательный порт, старший бит |
| РТ1Н | IРН.З | переполнение 1-го таймера, старший бит |
| РХ1Н | IРН.2 | внешнее прерывание INT1, старший бит |
| РТ0Н | IРН.1 | переполнение 0-го таймера, старший бит |
| РХ0Н | IРН.0 | внешнее прерывание INT0, старший бит |
| IPH.x | IP.x | Приоритет прерывания |
| уровень 0, низший | ||
| уровень 1 | ||
| уровень 2 | ||
| уровень 3, высший |
Рис. 2.9. Формат регистра прерываний IPH
Флаги, инициирующие данные прерывания, выставляются в состоянии S5P2 каждый машинный цикл. Исключение составляет 3-й таймер/счётчик Т/С2, флаг прерывания которого устанавливается в состоянии S2P2.
Имеется 4 уровня приоритета. С этой целью в составе микросхем 8ХС5Х присутствует дополнительный регистр приоритетов прерываний IРН (рис. 2.9), не предусмотренный базовой архитектурой MCS-51. Его наличие увеличивает число возможных уровней прерываний до 4-х. Этот регистр содержит старшие биты двухбитных полей приоритета прерываний, в то время, как стандартный регистр IP в тех же позициях содержит младшие. Подобная схема используется с целью сохранения совместимости с более старшими кристаллами семейства. Аналогичные правила распространяются и на прерывания, использующие дополнительные регистры приоритетов IРА и IРНА (рис.2.10, рис.2.11).
Дата добавления: 2015-10-09; просмотров: 586;