Алгоритм функционирования ВМ с магистральной архитектурой

0. Управляющая работой ВМ программа загружается операционной системой в ОП перед выполнением; адрес первой команды передается процессору и запоминается в счетчике команд.

1. Адрес очередной команды устанавливается на ША; на ШУ устанавливается сигнал «Выборка из ОП».

2. ОП получается сигнал «Выборка из ОП», считывает адрес с ША, находит заданную ячейку и ее содержимое (тело команды) устанавливает на ШД. На ШУ устанавливается сигнал «Выполнена ОП».

3. Процессор получает сигнал «Выполнена ОП» и тело команды (с ШД), которое он направляет с ШД в регистр команд.

4. В регистре команд анализируется адресная часть и операционная часть команды, при этом операционная часть направляется в блок управления для выработки управляющих сигналов, в адресная часть устанавливается на ША, при это на ШУ устанавливается идентификатор, который называется «Выборка из ОП».

5. Выбранная из ОП информация через ША поступает на внутреннюю магистраль процессора и далее в АЛУ.

6. Выполняется операция.

7. Результат выполнения операции устанавливается на ШД, а на ШУ устанавливается сигнал «запись в ОП».

8. Процессор получает по ШУ сигнал «Выполнена ОП». Тогда процессор переходит к выполнению следующей команды (т.е. переходит к пункту 1).

Данный алгоритм можно назвать диалогом процессора и памяти. Другой тип диалога – процессор - периферийное устройство.