Асинхронный RS триггер

Триггер – это схема, имеющая два устойчивых состояния, в которых она

может находиться сколь угодно долго до прихода управляющего воздействия,

т.е. триггер можно использовать как элементарную ячейку памяти.

Set –Устанавл. Reset- сброс

Рис. 11.9. Схематическое обозначение RS-триггера

а)И-НЕ б)ИЛИ-НЕ

Рис. 11.10. Логическая структура на элементах:

R и S – без инверсии

1) Единичный импульс на выходе S при нулевом состоянии R устанавливается или подтверждает 1 на выходе Q.

2) Единичный импульс R при нулевом состоянии входа S устанавливает или подтверждает на выходе Q ноль.

3) Нулевое состояние на обоих входах не изменяет состояние триггера (режим хранения информации)

4) Единичное состояние обоих входов в RS-триггере запрещено

Таблица 11.3. Таблица истинности RS-триггера

S	R	Q
		Q		Хранение
		-	-	запрещено

Рис. 11.11. Временные диаграммы работы RS-триггера

Асинхронным такой триггер называется потому, что состояние триггера изменяется непосредственно при появлении соответствующего сигнала на информационных входах.

11.4.2. Синхронный RS-триггер

В большинстве цифровых схем необходимо переключение всех её составляющих в определённый момент времени. Для этого в каждой микросхеме существует генератор тактовых импульсов, которые и осуществляют переключение. При этом добавляется третий синхронизирующий вход. Состояние синхронного RS триггера изменяется при входных комбинациях R и S аналогично асинхронному RS-триггеру, однако необходимое условие для переключения является только в момент прихода тактового импульса.

Таблица 11.4. Таблица истинности синхронного RS-триггера

С	S	R	Q
↑			Q
↑
↑
↑			-	-

Временные диаграммы работы синхронного RS-триггера

Рис. 11.13. Временные диаграммы работы синхронного RS-триггера