Синхронные D-защелки.

Чтобы разрешить такую ситуацию с неопределенностью SR-защелки, нужно не дать возникнуть такой ситуации. На рисунке изо­бражена схема защелки только с одним входом D.

Так как входной сигнал в ниж­ний вентиль И всегда является обратным кодом входного сигнала в верхний вен­тиль И, ситуация, когда оба входа равны 1 или 0, никогда не возникает. При наличии стробирующего импульса (то есть равного 1):

Когда D = 1, защелка переходит в состояние Q = 1.

Когда D = 0, защелка переходит в состояние Q = 0.

Дру­гими словами, когда синхронизирующий вход равен 1, текущее значение D отби­рается и сохраняется в защелке.

Такая схема, которая называется синхронной D-защелкой,представляет собой память объемом 1 бит. Сохраненное значение всегда доступно на выходе Q. Чтобы загрузить в память текущее значение D, нуж­но пустить положительный импульс по линии синхронизирующего сигнала.

Такая схема требует 11 транзисторов. Более сложные схемы (именно они обычно используются на практике) могут хранить 1 бит всего на 6 транзисторах.