Реализация алгоритмов управления последовательностных автоматов

5.6.1. Виды запоминающих устройств

Основной отличительной чертой последовательностных схем управления является наличие в их составе ЗУ. Поэтому последовательностные автоматы называются автоматами с памятью.Все реальные устройства автоматического управления содержат в сво­ем составе элементы памяти, хотя бы в виде блок-контакта в схе­ме управления двигателем (см. рис. 5.9, а). Рассмотрим типовые ЗУ, применяемые в АСУТП.

По своему назначению ЗУ подразделяются на два класса: по­стоянные и оперативные.

ПЗУ предназначены для длительного хра­нения информации, потому их основным качеством является энер­гонезависимость, т.е. способность длительное время сохранять за­писанную информацию после отключения электропитания. По своей конструкции ПЗУ подразделяются на магнитомеханические и электронные.

Магнитомеханические ПЗУ — это жесткие магнитные и гиб­кие дискеты. Информация записывается на их дорожках в виде последовательности намагниченных и ненамагниченных участков в двоичном коде (намагниченный участок — это 1, а ненамагниченный — это 0). Магнитомеханические ПЗУ энергонезависимы и надежны, допускают перезапись информации, но их быстродей­ствие ограничено скоростью вращения дисков. Они удобны для употребления в тех случаях, когда перезапись информации и об­ращение за информацией к ЗУ происходит относительно редко, как это бывает, например, при записи массива УП в памяти УЧПУ.

Электронные ПЗУ, в том числе перепрограммируемые (ППЗУ), выполняются на базе больших интегральных схем (БИС). Они об­ладают большей скоростью обмена информацией и используются для формирования в УВМ системного программного обеспечения (см. подразд. 6.1), а ППЗУ используются также для записи У П. Однако электронные ПЗУ имеют меньшую информационную ем­кость и низкую транспортабельность.

Оперативные ЗУ предназначены для скоростной обработки те­кущей (оперативной) информации. Эта информация не предназ­начена для длительного хранения, но должна быть обработана достаточно быстро, чтобы обеспечить управление быстродейству­ющими исполнительными механизмами, электроприводами. Вы­полняются ОЗУ на энергозависимых БИС, но позволяют обраба­тывать информацию с тактовой частотой в десятки и сотни мега­герц.

Основой БИС ОЗУ являются триггерные ячейки, выполнен­ные на электронных элементах с двумя устойчивыми состояния­ми триггеров.

5.6.2. Триггеры

Триггер – логический элемент, обладающий двумя устойчивыми состояниями.

Простейшей триггерной ячейкой является асинхронный RS-триггер. Это ячейка с двумя входами (R и S) и двумя выходами: прямым выходом Q и инверсным выходом Q. По сигналу S = 1 (Set — установка) RS -триггер устанавливается в единичное состояние, которому соответствует Q = 1 и Q = 0. По сигналу R = 1 (Reset — сброс) RS -триггер сбрасывается в нулевое состояние, которому соответствует Q = 0 и Q = 1. Когда на одном из входов RS триггера имеется единичный сигнал, на другой вход должен быть подан нулевой сигнал.

Одновременная подача единичных сигналов на оба входа RS-триггера не допускается.

При наличии на обоих входах RS -триггера нулевых сигналов его состояние не изменяется. Таким образом, RS -триггер является последовательностной управляющей ячейкой, характеризующей­ся двумя различными внутренними состояниями, каждое из ко­торых целесообразно обозначать сигналом на прямом выходе: Q = = 1 и Q = 0. В такую ячейку можно записать и в ней хранить ин­формацию, объем которой не превышает 1 бит (см. подразд. 2.2).

Триггер — это стандартная ячейка ОЗУ для хранения информации емкостью 1 бит.

Функционирование RS -триггера может быть отображено таб­лицей выходов (табл. 5.9).

Из табл. 5.9 видно, что при R = 0 и S= 0 RS -триггер сохраня­ет свое состояние неизменным, т.е. хранит ранее записанную информацию: либо Q = 0, либо Q = 1. При подаче сигнала S' = 1 на выходе устанавливается Q' - 1 вместо = 0 или сохраняет­ся Q = 1. Аналогично при подаче R' = 1 на выходе устанавливается Q'' = 0.

Запретность комбинации R= 1 и S= 1 (одновременно) означа­ет, что клетки со звездочками можно заполнять произвольно, так как при нормальной эксплуатации . RS -триггера одновременное по­ступление R= 1 и S= 1 исключено. При реализации RS -тригтера на элементах ИЛИ —НЕ наиболее простая схема получается, если вместо звездочек поставить нули, а при реализации на элементах

Таблица 5.9

И — НЕ из тех же соображений лучше поставить вместо всех звез­дочек единицы, что и сделано. Составляя по табл. 5.9 логические

формулы (см. подразд. 5.2) для функций Q¹ и Q', получим следу­ющие выражения:

Q' = S + RQ'^] =SRQ'(5.9)

Q' = R + SQ'~^l = RSQ'~^l. (5.10)

Вторые части формул (5.9) и (5.10) позволяют непосредствен­но по ним получить схему RS-триггера на элементах И — НЕ, при­веденную на рис. 5.10.

Действительно, на выходе Q' имеем

Q' = RQ'-\ а на выходе Q' соответственно получим

Q> =SQ> =SRQ>-^],

что соответствует выражению (5.9).

Аналогично проверяется правильность выражения (5.10) от­носительно выхода Q' схемы, показанной на рис. 5.10.

Если в формуле (5.9) принять Q = Н, S = d_Hd_B, a R = d_B, то она становится эквивалентной формуле (5.8). Таким образом, если на входе RS-триггера по схеме, представленной на рис. 5.10, помес­тить элемент И — НЕ, дающий S = d_Hd_B, а на вход R подать сиг­нал d_B, то функции схем, представленных на рис. 5.9, б и 5.10, совпадут.

Чтобы получить синхронный RS -триггер, нужно на его входах предусмотреть две ячейки И —НЕ, на которые подается синхро­низирующий импульс С (рис. 5.11).

Синхронный триггер переключается только при одновремен­ной подаче единичных сигналов на один из информационных вхо­дов и на вход С (Clock). Так, при С = 1 и S = 1 имеем CS = 0 и триггер переключается в состояние Q - 1, Q = 0 или остается в этом состоянии (см. табл. 5.9). _

Путем подачи внутреннего сигнала CS на вход R Асинхронный RS -триггер превращается в триггер задержки — D -триггер (Delay — задержка).

У D -триггера вход R является внутренним, а информационный вход S переименован в D.

Рис. Синхронизация поступления входных сигналов X₁….X₄ .

Состояние D-триггера принимает то значение, которое имеется на входе D: при D = 1 получим Q= 1, а при D= 0 получим Q = 0, но только при условии, что С= 1. При С= 0 состояние выходов D -триггера не изменяется. Это свойство Д-триггера можно использовать для организа­ции считывания информации со входов управляющего устройства.

Из других типов триггеров для нас представляют интерес счет­ный триггер (Т- триггер) и J К- триггер (рис. 5.13). Т -триггеры ле­жат в основе схем различных счетчиков, а J К -триггеры являются универсальными в том смысле, что могут выполнять функции триг­геров многих других типов. У Т -триггера имеется только один ин­формационный (счетный) вход Т, который совпадает с тактовым входом С. После прохождения единичного импульса на счетном входе Т состояние триггера изменяется на противоположное.

Функционирование Т -триггера моделирует счет в двоичной си­стеме счисления. Действительно, при подаче единичного импуль­са на его вход (Т = 1) при условии, что значение выхода в этот момент времени равно нулю (Q= 0), значение выхода становится равным единице (Q= 1). Это соответствует добавлению единицы в какой-либо разряд двоичного числа, значение которого до того было равно нулю. При подаче следующего единичного импульса {Т- 1) значение выхода триггера изменится от Q= 1 к Q = 0. То же самое происходит при прибавлении единицы в какой-либо раз­ряд двоичного числа, если его значение до того было равно еди­нице. Однако в двоичном числе при этом произойдет перенос еди­ницы в следующий, старший, разряд. Такой же перенос единицы произойдет и на выходе счетного триггера, если к нему подклю­чить вход следующего счетного триггера, как это делается в счет­чиках (см. подразд. 5.6.3).

Универсальность J К -триггера заключается в том, что при по­даче входных сигналов J = 1 или К= 1 раздельно он работает, как RS -триггер. Если же на вход К подавать инвертированный сигнал с входа J , то получится D -триггер. Апри подаче J = К= 1 одновре­менно он работает, как Т -триггер, т.е. изменяет свое состояние на противоположное после каждого прохождения единичного импульса на тактовом входе С. Следовательно, структура J К -триг­гера должна быть такой же, как Т -триггера, но должны быть пре­дусмотрены отдельные информационные входы J и К.

Рис. 5.13. Условные обозначения Т -триггера (б) и J К -триггера (в)

5.6.3. Регистры

Триггеры, используемые в ОЗУ, применяются не по одному, а группами, называемыми регист­рами.

Регистр — это электронное устройство, базирующееся на со­вокупности триггерных ячеек и предназначенное для хранения и преобразования помещенной в него информации, записанной в двоичном коде.

По характеру выполняемых операций регистры приня­то подразделять на регистры хранения, регистры сдвига и счет­ные регистры (счетчики).

Регистры хранения реализуют только одну, общую для регист­ров всех типов, функцию хранения информации в двоичном коде. Типичные регистры хранения строятся на D-триггерах. Примером простейшего регистра хранения является совокупность D-тригге­ров в схеме, приведенной на рис. 5.12.

Рис. 5.14. Регистр хранения RG, построенный на D-триггерах:

а — условное обозначение;

Регистры сдвига помимо приема, хранения и выдачи информа­ции подобно регистрам хранения позволяют сдвигать записанную информацию, т.е. перемещать значения записанных битов инфор­мации от одной триггерной ячейки к другой, соседней, причем сдвиг информации производится одновременно во всех ячейках в одном направлении. На рис. 5.15 приведена упрощенная схема ре­гистра сдвига, по которой можно судить о том, как организуется сдвиг информации в регистрах, построенных на D-триггерах.

Рис. 5.15. Схема регистра сдвига (а) и его условное обозначение (б)

Ин­формация в такой регистр может поступать как в последователь­ном, так и в параллельном коде, а сдвиг информации производится подачей единичного импульса на вход сдвига. Вход сдвига организуется путем объединения всех тактовых входов регистра.

Поскольку все D -триггеры регистра соединены последователь­но, а при подаче сигнала С = 1 информация со входа D-триггера передается на его выход, то при подаче единичного импульса сдвига вся информация, записанная в триггерах регистра, сдвигается слева направо на один разряд. При этом информация, хранившаяся до подачи импульса сдвига на выходе Q1, будет утрачена, если ее не переписать в какое-либо другое ЗУ, включенное на выходе Q1. Информация, передаваемая в последовательном коде, подается в регистр сдвига через информационный вход D4. Предварительно регистр может быть очищен единичным импульсом, подаваемым на входы R установки нуля. При поступлении на вход D4 инфор­мация подается поразрядно, начиная с младшего разряда. После подачи тактового импульса на вход сдвига информация перепи­сывается из каждого разряда в соседний младший.

Счетные регистры, или счетчики, отличаются тем, что помимо функций записи, хранения и выдачи информации выполняют фун­кцию счета поступающих на них импульсов с запоминанием ре­зультатов.

Рис. 5.16. Схема трехразрядного двоичного счетчика (а) и его условное обозначение (б)