Цифровые устройства с памятью

Триггеры. Триггер - это схема с двумя состояниями, каждое из которых при определенных условиях на входах поддерживается постоянным (т.е. стабильным). Каждому из этих состояний ставится в соответствие логическое значение, которое “хранит” триггер (если на выходе триггера высокий уровень напряжения – “1” и “0” – в противном случае). Таким образом, в цифровых устройствах с памятью для представления значений каждой переменной, которую нужно хранить для использования в настоящем или в будущем, следует использовать отдельный триггер. Совокупное состояние запоминающего устройства, реализованного на триггерах, представляет собой просто комбинацию состояний этих триггеров.

Вообще говоря, у триггера должна быть по крайней мере одна выходная линия, представляющая логическое значение, соответствующее состоянию триггера. Когда на выходной линии логическая 1, говорят, что триггер установлен, в противном случае говорят, что триггер сброшен. Триггер имеет несколько входных линий, сигналы на которых (вместе с текущим состоянием триггера) определяют следующее состояние триггера. От функций входных линий зависит тип триггера.

Простейшим триггером является RS-триггер. RS-триггер имеет два входа и два выхода. Входы и выходы триггера имеют свои обозначения. Один из входов триггера называется установочным входом и обозначается буквой S (от английского set - установить), а другой – входом сброса и обозначается буквой R(от reset – сбросить). Триггер (рис. 6.6) имеет два симметричных выхода. На одном выходе (условно называемом прямым выходом) сигнал представляется без отрицания (выход Q), а на другом – с отрицанием (`Q – инверсный выход).

По способу подачи переключающих сигналов (в зависимости от комбинации входных сигналов) триггеры делятся на RS-, MS-, D-, JK-, T-триггеры.

Рис. 6.6. Графическое обозначение RS-триггера

Триггеры бывают переключающиеся уровнем и фронтом тактирующего сигнала (импульса). Несмотря на большую разновидность триггеров, практически все триггеры строятся на базе RS-триггеров.

RS-триггер. Важным методом, используемым для описания функционирования RS-триггера, является метод таблиц состояний (таблиц переходов). Таблица состояний (рис. 6.7, а) RS-триггера в сокращенной форме (эту таблицу называют также управляющей таблицей) содержит два входных аргумента (сигналы R и S) и один выходной сигнал Q (функция). Хотя и триггеры имеют два выхода – один прямой Q, а другой – инверсный `Q, в описании триггера и в таблице состояний указывают лишь состояние прямого выхода Q.

Из таблицы состояний триггера видно, что при подаче на вход R уровня лог. "1” триггер принимает состояние логического "0", а при подаче управляющего сигнала на вход S - состояние "1". Следует отметить также, что если до подачи управляющего сигнала, например, на вход R, триггер находился в состоянии логического "0", его состояние не изменится и после подачи сигнала R. Если на обоих входах триггера имеются уровни логического "0"- это состояние соответствует режиму хранения и триггер сохраняет предыдущее состояние. В таблице это состояние обозначено условно Q⁰, при подаче на входы R и S одновременно уровня "1" триггер будет находиться в неопределенном состоянии, поэтому такое сочетание сигналов R и S называется запрещенной комбинацией управляющих сигналов и в таблице состояний обозначается буквой a.

Сокращенная таблица состояний триггера отражает лишь динамику изменения состояния триггера и не учитывает свойство триггера запоминать единицу информации. Полная таблица состояний триггера должна учитывать влияние (на процесс управления) значения предыдущего состояния триггера Q⁰, причем Q⁰ представляется как входная переменная.

Рис. 6.7. RS-триггер: а) упрощенная таблица переходов; б) RS-триггер, управляемый сигналом низкого уровня; в) RS-триггер на элементах базиса И-НЕ

Особенность RS-триггера заключается в том, что при подаче одновременно на входы R и S сигнала, соответствующего логической 1, состояние триггера становится неопределенным: на обоих выходах Q и `Q установится уровень “1”, а после снятия с входов управляющих сигналов, в силу случайных причин, триггер может установиться в состояние “0” либо “1”. Очевидно, что для нормальной работы триггера необходимо исключить указанное сочетание входных сигналов, приводящее к неопределенному состоянию, что можно осуществить, предусмотрев выполнения запрещающего условия R × S=1.

Из анализа схемы рис. 6.7, б, очевидно, что простой RS-триггер можно сконструировать, соединив “крест-накрест” два элемента И-НЕ.

Входные линии триггера обозначены, как и , поскольку триггер устанавливается при =0 и сбрасывается при =0. Такой триггер иногда называют RS-триггер с инверсными входами или конъюнктивной бистабильной ячейкой.

Схема RS-триггера, реализованная в базисе И-HЕ в соответствии с таблицей состояний, приведена на рис. 6.7, в.

Схема RS-триггера, выполненная на элементах базиса ИЛИ-HЕ, приведена на рис. 6.8, а. Временные диаграммы, поясняющие работу RS-триггера, приведены на рис. 6.8, б.

Рис. 6.8. Схема RS-триггера, выполненного на элементах ИЛИ-НЕ а) и его временные диаграммы б)

Из временных диаграмм (рис. 6.8, б) следует, что рассмотренные выше RS-триггеры опрокидываются, т.е. управляются сигналами R и S в любой момент времени. В тех случаях, когда длительности управляющих сигналов не синхронизированы (не согласованы), триггер может находиться в неопределенном состоянии (интервалы времени t₄, t₅), и поэтому такие триггеры называют асинхронными. Триггер, построенный на базе элементов ИЛИ-НЕ, называют также дизъюнктивной бистабильной ячейкой. Бистабильные ячейки, помимо самостоятельного применения, входят в качестве составного узла в триггеры других типов.

Синхронный RS-триггер.Синхронные триггеры снабжаются дополнительным входом, по которому поступает синхронизирующий (тактирующий) сигнал. При этом изменение состояния триггера происходит (при наличии управляющего сигнала) только в те моменты времени, когда на специальный синхровход триггера поступает тактирующий импульс (рис 6.9, а). Синхронный RS-триггер строится в соответствии с рис. 6.9, б, а его условное изображение на принципиальных и функциональных схемах приведено на рис. 6.9, в. Синхронизирующий вход обозначается буквой С.

Рис. 6.9. Временные диаграммы, поясняющие работу синхронного

триггера (а), схема реализации (б) и условное обозначение (в)

Входные сигналы S и R являются разрешающими, а на входе С - исполнительными, по которым происходит переключение триггера. Следует отметить, что для надежной работы триггера необходимо, чтобы длительность переключающего сигнала была (синхронизирующего сигнала) на входе С не меньше времени переключения триггера. Временем переключения (срабатывания, установки) триггера называется время, которое проходит от момента изменения входных сигналов до соответствующего изменения состояния выходов. Время изменения состояния выходов определяется задержками распространения сигнала логическими элементами, входящими в состав триггера.

Двухступенчатый RS-триггер.Двухступенчатый триггер состоит из двух секций (ступеней), соединенных каскадно, как показано на рис. 6.10, а, причем каждая секция содержит по синхронному RS-триггеру. Первая секция, ведущая или М-секция (М происходит от английского MASTER), принимает информацию с входных линий S и R. Состояние выходов ведущей секции подается на вторую секцию, ведомую, или S-секцию (S происходит от английского SLAVE).

Рис. 6.10. Двухступенчатый RS-триггер (а), его временные диаграммы (в) и обозначение (в)

Для ведущего триггера используется обычная синхронизация, в то время как для ведомого триггера импульс синхронизации инвертируется. Изменение состояния выхода ведущего триггера будет происходить в момент появления положительного фронта (переднего фронта положительного импульса) импульса синхронизации, и эти изменения будут переданы на входы ведомого триггера. Однако никакие изменения на выходе ведомого триггера не будут происходить до тех пор, пока не появится положительный фронт инвертированного импульса синхронизации, т.е. отрицательный (задний фронт) фронт исходного синхроимпульса. Следовательно, изменения на выходах не будет до тех пор, пока не завершится импульс синхронизации. На рис. 6.10, б, показаны временные диаграммы работы триггера. На функциональных схемах двухступенчатый триггер изображается в соответствии с рис. 6.10, в. Символ ТТ в поле условного обозначения означает, что триггер двухступенчатый.

Двухступенчатые триггеры могут опрокидываться как передним, так и задним фронтом тактирующих импульсов. На рис. 6.10, в приведено обозначение двухступенчатого триггера, управляемого передним фронтом тактирующего (синхро-) импульса. Если триггер тактируется задним фронтом синхроимпульса, то на схеме (вход С) черточка имеет наклон влево.

D-триггер.D-триггер (от английского DELAY) называют информационным триггером, также триггером задержки. D-триггер бывает только синхронным. Он может управляться (переключаться) как уровнем тактирующего импульса, так и его фронтом. Для триггера типа D, состояние в интервале времени между сигналом на входной линии и следующим состоянием триггера формируется проще, чем для любого другого типа. По синхроимпульсу D-триггер принимает то состояние, которое имеет входная линия, согласно управляющей таблице состояний, приведенной на рис. 6.11, а. На рис. 6.11, б, приведены временные диаграммы, поясняющие его работу.

Как следует из управляющей таблицы, D-триггер имеет как минимум две входные линии: одна - для подачи синхроимпульсов; другая - информационных сигналов. Схемное обозначение D-триггера приведено на рис. 6.12.

Рис. 6.11. Таблица управления (а) и временные диаграммы (б) D-триггера

Отметим, что D-триггеры могут переключаться как уровнем синхроимпульса, так и его фронтом. В технической литературе D-триггер, управляемый уровнем синхроимпульса, известен также как триггер-защелка.

Рис. 6.12. Схемное обозначение D-триггера,

синхронизируемого передним фронтом

тактирующего импульса (синхроимпульса)

Как было сказано выше, что RS-триггер служит основой для многих типов триггеров, можно на его основе синтезировать D-триггер любого типа. На базе одноступенчатых RS-триггеров можно синтезировать D-триггер, переключаемый уровнем синхроимпульса, а
D-триггер, управляемый фронтом, строится на базе двухступенчатых RS-триггеров.

На рис. 6.13 приведено обозначение D-триггера К1533ТМ2, выпускаемого промышленностью в виде интегральной микросхемы (ИМС).

Рис. 6.13. Схемное обозначение ИМС К1533ТМ2:

входы S и R асинхронные (входы предустановки)

Обычно, в одном корпусе ИМС содержится два D-триггера, управляемых фронтом. D-триггеры в интегральном исполнении имеют также дополнительные асинхронные входы управления S и R. Функции асинхронных входов не зависят от сигналов синхронизации. Отметим, что асинхронные входы имеют и другие типы триггеров. Поскольку дополнительные входы “предустановка” и “очистка”, с помощью которых триггер может быть установлен в нужное состояние независимо от сигналов на других входах, включая синхронизирующий, работают независимо от синхронизации, их называют асинхронными.

Входы “предустановки” и “очистки” напоминают соответствующие входы S и R обычного не синхронизируемого RS-триггера. При подаче “1” на вход R и “0” на вход S (рис. 6.13) триггер устанавливается в состояние “0”. При подаче “1” на оба эти входа поведение триггера не определено, т.е. комбинация S=1, R=1 является запрещенной. При подаче на эти входы “1” поведение триггера полностью определяется другими входными сигналами и синхросигналом.

JK-триггер.Среди триггеров особое место занимают JK-триггеры, имеющие более широкие функциональные возможности. Все JK-триггеры синхронные и двухступенчатые, т.е. синхронизируются фронтом синхроимпульса.

Упрощенная таблица (таблица управления) состояний JK-триггера содержит четыре строки (рис. 6.14).

Рис. 6.14. Упрощенная таблица

состояний JK-триггера

Из таблицы состояний видно, что для первых трех строк (наборов переменных) входы J и K играют роль входов S и R RS-триггера. Однако, для четвертого набора переменных, когда J=K=1 состояние триггера сильно отличается от состояния RS-триггера. Для RS-триггера - это запрещенная комбинация входных переменных, а в JK-триггере меняется (инвертируется) предыдущее состояние.

Рис. 6.15. Схемное обозначение ИМС JK-триггера,

выпускаемого промышленностью

Выпускаемые промышленностью ИМС JK-триггеры могут иметь несколько входов (до трех) J и такое же количество входов K, объединенных схемами конъюнкций (рис. 6.15).

Как следует из рис. 6.15, выпускаемые промышленностью JK-триггеры в виде интегральных микросхем также имеют асинхронные входы установки “0” и “1”(R и S входы, соответственно).

Т-триггер.Т-триггер - это счетный триггер. Т-триггер имеет один вход (вспомогательные входы принудительной установки “0” и “1” не рассматриваются), куда подают тактирующие (счетные) импульсы. После подачи каждого тактирующего импульса состояние Т-триггера меняется в обратное (инверсное) предыдущему состоянию (аналогично состоянию JK-триггера при комбинации входных переменных J=1 и K=1). Т-триггеры строятся только на базе двухступенчатых (RS, D, JK) триггеров.

Из таблицы состояний следует, что для построения Т-триггера, достаточно объединить входы C, J, K JK-триггера, как показано на рис. 6.16.

Рис. 6.16. Схема Т-триггера, выполненного

на базе JK-триггера

Счетный триггер можно синтезировать и на базе D-триггера. Для получения счетного триггера из D-триггера, достаточно соединить инверсный выход D-триггера с его входом “D”(рис. 6.17).

Рис. 6.17. Схема Т-триггера, выполненного

на базе D-триггера

Временные диаграммы, поясняющие принцип работы счетного триггера, приведены на рис. 6.18. Из временных диаграмм следует, что переключение состояния счетного триггера, выполненного на базе D-триггера, происходит в моменты поступления передних фронтов синхроимпульсов. Частота следования импульсов на выходе счетного триггера в два раза меньше частоты входных синхроимпульсов, что позволяет их использовать в качестве делителей частоты. Если один счетный триггер позволяет делить частоту на два, то для реализации делителя частоты на четыре потребуется два триггера, соединенных последовательно и т.д.

Рис. 6.18. Временные диаграммы счетного

D-триггера

Регистры. Наиболее распространенным узлом цифровой техники и устройств автоматики являются регистры. Регистры строятся на базе синхронных одно- и двухступенчатых RS- и D-триггеров. Регистры могут быть реализованы также на базе JK-триггеров. По способу приема и выдачи информации регистры делятся на следующие группы: с параллельным приемом и выдачей (рис. 6.19, а); с последовательным приемом и выдачей (рис. 6.19, б); с последовательным приемом и параллельной выдачей (рис. 6.19, в); с параллельным приемом и последовательной выдачей (рис. 6.19, г); комбинированные, с различными способами приема и выдачи (рис. 6.19, д) и реверсивные.

Рис. 6.19. Функциональные схемы основных типов регистров

Регистры хранения (памяти). Регистры с параллельным приемом и выдачей информации служат для хранения информации и называются регистрами памяти или хранения. Изменение хранящейся информации в регистре памяти (запись новой информации) осуществляется после установки на входах D₀...D_m новой цифровой комбинации (информации) при поступлении определенного уровня или фронта синхросигнала (синхроимпульса) С на вход “С” регистра. Количество разрядов записываемой цифровой информации определяется разрядностью регистра, а разрядность регистра, в свою очередь, определяется количеством триггеров, образующих этот регистр. В качестве разрядных триггеров регистра памяти используются синхронизируемые уровнем или фронтом триггеры. Регистры памяти могут быть реализованы на D-триггерах, если информация поступает на входы регистра в виде однофазных сигналов и на RS-триггерах, если информация поступает в виде парафазных сигналов. В некоторых случаях регистры могут иметь вход для установки выходов в состояние “0”. Этот асинхронный вход называют входом R “сброса” триггеров регистра. На рис. 6.20 приведены схемы четырехразрядных регистров памяти на D- и RS-триггерах, синхронизируемых уровнем и фронтом синхроимпульсов (обычно четыре триггера объединены в одном корпусе ИМС).

Рис. 6.20. Регистры хранения: на D-триггерах, синхронизируемых уровнем синхроимпульса (а), фронтом (б) и на RS-триггерах, синхронизируемых фронтом (в)

Регистры сдвига. Регистры с последовательным приемом или выдачей информации называются сдвиговыми регистрами или регистрами сдвига. Регистры сдвига могут выполнять функции хранения и преобразования информации. Они могут быть использованы для построения умножителей и делителей чисел двоичной системы счисления, т.к. сдвиг двоичного числа влево на один разряд соответствует умножению его на два, а сдвиг вправо - делению на два. Регистры сдвига широко используются для выполнения различных временных преобразований цифровой информации: последовательное накопление последовательной цифровой информации с последующей одновременной выдачей (преобразование последовательной цифровой информации в параллельный код) или одновременный прием (параллельный прием) информации с последующей последовательной выдачей (преобразование параллельного кода в последовательный). Регистры сдвига могут служить также в качестве элементов задержки сигнала, представленного в цифровой форме. Действительно, регистры с последовательным приемом (вводом) и выводом осуществляют задержку передачи информации на m+1 тактов (m+1 - число разрядов регистра) машинного времени. Регистры сдвига обычно реализуются на D-триггерах (рис. 6.21, а) или на RS-триггерах (рис. 6.21, б), где для ввода информации в первый разряд включается инвертор (первый разряд представляет собой D-триггер). Следует отметить, что все регистры сдвига строятся на базе двухступенчатых триггеров, синхронизируемых фронтом синхроимпульса. Разрядность регистров сдвига, как и у регистров хранения, определяется количеством триггеров, входящих в их состав. На рис. 6.21 приведены схемы четырехразрядных регистров сдвига, реализованных на D- и RS-триггерах, а временные диаграммы, поясняющие работу регистра сдвига, приведены на рис. 6.22.

Работу регистра сдвига рассмотрим на примере схемы, приведенной на рис. 6.21, а.

Можно предположить, что в начале все триггеры регистра находятся в состоянии логического нуля, т.е. Q₀=0, Q₁=0, Q₂=0, Q₃=0. Если на входе D-триггера Т₁ имеет место логический 0, то поступление синхроимпульсов на входы “С” триггеров не меняет их состояния.

Как следует из рис. 6.21, синхроимпульсы поступают на соответствующие входы всех триггеров регистра одновременно и записывают в них то, что имеет место на их информационных входах. На информационных входах триггеров Т2, Т3, Т4 - уровни логического “0”, т.к. информационные входы последующих триггеров соединены с выходами предыдущих триггеров, находящихся в состоянии логического “0”, а на вход “D” первого триггера, по условию примера, подается “0” из внешнего источника информации. При подаче на вход “D” первого триггера “1”, с приходом первого синхроимпульса, в этот триггер запишется “1”, а в остальные триггеры - “0”, т.к. к моменту поступления фронта синхроимпульса на выходе триггера Т1 “ещё” присутствовал логический “0”. Таким образом, в триггер Т1 записывается та информация (тот бит), которая была на его входе “D” в момент поступления фронта синхроимпульса и т.д.

При поступлении второго синхроимпульса логическая “1” с выхода первого триггера запишется во второй триггер, и в результате происходит сдвиг первоначально записанной “1” с триггера Т1 в триггер Т2, из триггера Т2 в триггер Т3 и т.д. (рис. 6.22). Таким образом, производится последовательный сдвиг поступающей на вход регистра информации (в последовательном коде) на один разряд вправо в каждом такте синхроимпульсов.

Рис. 6.21. Регистры сдвига: на D-триггерах (а), RS-триггерах (б) и комбинированный регистр на D-триггерах (в)

После поступления m синхроимпульсов (на рис. 6.21 и рис. 6.22 m=4) регистр оказывается полностью заполненным разрядами числа, вводимого через последовательный ввод “D”. В течение следующих четырех синхроимпульсов производится последовательный поразрядный вывод из регистра записанного числа, после чего регистр оказывается полностью очищенным (регистр окажется полностью очищенным только при условии подачи на его вход уровня “0” в режиме вывода записанного числа).

Рис. 6.22. Временные диаграммы, поясняющие

работу регистра сдвига

Кольцевые счетчики. На базе регистров сдвига можно построить кольцевые счетчики - счетчик Джонсона. Счетчик Джонсона имеет коэффициент пересчета вдвое больше числа составляющих его триггеров. В частности, если счетчик состоит из трех триггеров (m=3), то он будет иметь шесть устойчивых состояний. Счетчик Джонсона используется в системах автоматики в качестве распределителей импульсов и т.д.

Рис. 6.23. Таблица состояний а) и схема б) счетчика Джонсона

на трехразрядном регистре сдвига

Таблица состояний счетчика Джонсона (рис. 6.23) содержит 2m (m - количество триггеров в составе регистра) строк и m-столбцов. Количество разрядов счетчика определяется количеством триггеров (рис. 6.23). Рассмотрим схему трехразрядного счетчика Джонсона, выполненного на базе D-триггеров (регистр сдвига реализован на D-триггерах). Как следует из рис. 6.23, а, для построения кольцевого счетчика достаточно соединить инверсный выход последнего триггера регистра (последнего разряда) с входом “D” (с входом, предназначенным для ввода последовательной информации) первого триггера.

Предположим, что в начале все триггеры находятся в состоянии “0”, т.е. Q₀= Q₁=Q₂=0. При этом на входе “D” первого триггера будет уровень “1”, т.к =1. Первым синхроимпульсом в триггер Т1 запишется “1”, вторым - единица запишется в первый триггер, из первого - во второй и т.д. до тех пор, пока на всех выходах регистра не будет “1”. После заполнения регистра единицами на инверсном выходе триггера Т3 появится =0 и четвертым синхроимпульсом в Т1 запишется логический “0” (рис. 6.23, б).

После поступления последующих трех синхроимпульсов регистр обнуляется и на его вход “D” снова подается уровень “1”. Таким образом, цикл повторения состояния кольцевого счетчика состоит из шести тактов синхросигнала. Как видим, при счете в начале от первого триггера до последнего триггера распространяется “волна единиц”, а затем “волна нулей”. Код, в котором работает счетчик Джонсона, называют кодом Либау-Крейга.

Генераторы чисел. На базе кольцевых счетчиков можно реализовать генераторы различных двоичных чисел. Вывод генерируемых чисел можно осуществлять как в параллельном, так и в последовательном коде.

В качестве примера рассмотрим работу трехразрядного (очевидно, что количество разрядов может быть и более трех) генератора чисел, реализованного на базе D-триггеров. Генератор чисел представим как совокупность трехразрядного регистра сдвига и комбинационного устройства КУ, выходной сигнал которого служит “источником” информации для регистра сдвига (рис. 6.24).

Рис. 6.24. Структурная схема трехразрядного

генератора чисел на D-триггерах

Входными переменными КУ являются выходные сигналы разрядных триггеров регистра сдвига Q₀, Q₁, Q₂. Цикл повторения чисел определяется 2^m - тактами синхросигнала (максимальный цикл). В таблице состояний генератора чисел использованы (рис. 6.25) следующие обозначения: N_п - десятичный эквивалент двоичного числа, реализуемого в параллельном коде; D - функция аргументов Q₀, Q₁, Q₂. Эту функцию можно рассматривать как последовательный код.

Рис. 6.25. Таблица состояний

трехразрядного генератора чисел

Использование регистров сдвига в кольцевых схемах представляет практический интерес, так как его структурные схемы состоят из повторяющихся триггерных цепей, обладают наращиваемостью и пригодны для различных применений.

Электронные счетчики и делители частоты. На базе счетных триггеров можно построить цифровое устройство, получившее название электронного счетчика. Электронные счетчики (далее просто счетчики) позволяют вести подсчет электрических импульсов, количество которых (поступивших на вход счетчика) представляется обычно в параллельном коде. Счетчики могут отличаться модулем счета и типом счетной последовательности, которая, в частности, может быть двоичной, двоично-кодированной десятичной, в коде Грея и т.п. Цифровые устройства, выполненные по схеме счетчика, но имеющие один счетный вход и один выход, называются делителями частоты. Таким образом, любой счетчик может служить в качестве делителя частоты, если используется информация только одного из его выходов. Так как счетчики и делители имеют единую структуру, основное внимание будет уделено синтезу счетчиков.

Счетчики и делители подразделяются на асинхронные и синхронные. У синхронных счетчиков все разрядные триггеры синхронизируются параллельно одними и теми же синхроимпульсами, поступающими из источника этих импульсов. Асинхронные счетчики имеют последовательную синхронизацию, т.е. каждый последующий разрядный триггер синхронизируется выходными импульсами триггера предыдущего разряда. Асинхронные счетчики иногда называют последовательными, а синхронные счетчики - параллельными.

Синхронные счетчики, в свою очередь, подразделяются на параллельно-синхронные и последовательно-синхронные. Параллельные счетчики имеют более высокую скорость счета, чем асинхронные.

Счетчики, независимо от способа синхронизации, подразделяются на счетчики прямого счета (суммирующие) и на счетчики обратного счета (вычитающие). В интегральном исполнении выпускаются также реверсивные счетчики, в которых имеется специальный вход для переключения режима работы, т.е. направления счета. Многие типы счетчиков, выпускаемые промышленностью в интегральном исполнении, имеют дополнительные входы предустановки, позволяющие использовать эти счетчики в режиме регистра памяти.

В качестве разрядных триггеров счетчиков и делителей могут быть использованы двухступенчатые D-триггеры, Т- и JK-триггеры.

Счетчики относятся к последовательностным устройствам с циклически повторяющейся последовательностью состояний. Число, соответствующее количеству импульсов (поступивших на вход счетчика), при котором счетчик “возвращается” в исходное состояние, называется модулемили коэффициентом счета. Модуль счета обычно обозначают буквой М(или К_сч). Например, максимальный модуль счета счетчика из двух триггеров равен М = 2² = 4, трех триггеров - М = 2³ = 8 и т.д. В общем случае для n-разрядного счетчика М = 2ⁿ. Модуль счета счетчика численно совпадает с модулем деления делителя частоты. Счетчик по модулю 8 позволяет реализовать (без дополнительных схемных затрат) делитель частоты на 8. Это значит, что данный делитель делит частоту входной импульсной последовательности на 8.

Асинхронный двоичный счетчик. Асинхронный двоичный счетчик представляет собой совокупность последовательно соединенных триггеров (D- или JK-), каждый из которых ассоциируется с битом в двоичном представлении числа. Если в счетчикеm триггеров, то число возможных состояний счетчика равно 2^m, и, следовательно, модуль счета М также равен 2^m. Счетная последовательность в двоичном суммирующем счетчике начинается с нуля и доходит до максимального числа 2^m-1, после чего снова проходит через нуль и повторяется. В вычитающем двоичном счетчике последовательные двоичные числа перебираются в обратном порядке, и при повторении последовательности максимальное число следует за нулем.

Рассмотрим устройство двоичного суммирующего счетчика по модулю М=16, выполненного на базе JK-триггеров (рис. 6.26, а).

Рис. 6.26. Схема а), таблица состояний триггеров б) и временные диаграммы, поясняющие работу в) последовательного четырехразрядного счетчика на JK-триггерах

Как видно из рис. 6.26, а, синхронизирующие входы всех триггеров, кроме крайнего левого (Т1), соединены с выходами предыдущих триггеров. Поэтому состояние триггера меняется в ответ на изменение состояния предыдущего триггера.

Из таблицы состояния счетчика (рис. 6.26, б) легко заметить, что значение разряда в выбранной позиции меняется тогда, когда в соседней справа позиции состояние переходит из “1” в “0”, управление триггерами осуществляется задним фронтом синхроимпульсов (отрицательным перепадом напряжения импульса синхронизации). Временные диаграммы, поясняющие работу асинхронного суммирующего счетчика, приведены на рис. 6.26, в.

Счетчики обратного счета (вычитающие счетчики). На рис. 6.27, а приведена схема асинхронного трехразрядного двоичного вычитающего счетчика, построенного на базе D-триггеров. Отметим, что условия для изменения состояний триггеров вычитающих счетчиков аналогичны условиям для суммирующих счетчиков с той лишь разницей, что они должны “опираться” на значения инверсных, а не прямых выходов триггеров. Следовательно, рассмотренный выше счетчик можно превратить в вычитающий, просто переключив входы “С” триггеров с выходов Q (предыдущих) на выходы . Когда в качестве разрядных триггеров используются D-триггеры, синхронизируемые передним фронтом синхроимпульсов, для получения вычитающего счетчика (асинхронного) входы “С” последующих триггеров соединяются с прямыми выходами предыдущих, так же как в счетчике прямого счета, построенного на JK-триггерах.

Рис. 6.27. Схема а) и временные диаграммы вычитающего трехразрядного счетчика на D-триггерах б)

Работа вычитающего счетчика на D-триггерах наглядно иллюстрирована на рис. 6.27, б. Из рис. 6.27 следует, что после нулевого состояния всех триггеров, с приходом первого синхроимпульса они устанавливаются в состояние “1”. Поступление второго синхроимпульса приводит к уменьшению этого числа на одну единицу и т.д. После поступления восьмого импульса все триггеры снова обнуляются и цикл счета повторяется, что соответствует модулю счета М=8.

В некоторых случаях необходимо, чтобы счетчик мог работать как в прямом, так и в обратном направлении счета. Такие счетчики называются реверсивными. Реверсивные счетчики могут быть как асинхронного, так и синхронного типа. Они строятся путем применения логических коммутаторов (мультиплексоров) в цепях связи между триггерами. Так, например, асинхронный реверсивный двоичный счетчик можно построить, если обеспечить подачу сигналов с прямого (при суммировании) или с инверсного (при вычитании) выхода предыдущего JK- или Т-триггера на счетный вход последующего. В случае, когда реверсивный счетчик строится на базе D-триггеров, управляемых передним фронтом, для получения режима прямого счета следует соединить инверсный выход предыдущего со счетным входом последующего триггера.

Все рассмотренные типы счетчиков могут быть использованы в цифровых устройствах “умеренного” быстродействия, когда частота следования синхроимпульсов не превышает критического значения, при котором время задержки установки триггеров последних (старших) разрядов счетчика становится соизмеримым с длительностью периода входных тактовых импульсов. В связи с этим асинхронные счетчики строятся на относительно небольшое количество разрядов, так как при большем количестве разрядов выходные сигналы триггеров старших разрядов появляются позднее, чем управляющие фронты синхроимпульсов (поступающих на вход первого триггера).

Параллельные счетчики (синхронные счетчики). Как было уже сказано выше, параллельные счетчики бывают двух типов: синхронные параллельные и синхронные последовательные.

Синхронный последовательный счетчик. По способу подачи синхроимпульсов такие счетчики параллельные, т.е. синхроимпульсы поступают на все триггеры счетчика параллельно, а по способу управления (подачи управляющих импульсов) - последовательные.

Рис. 6.28. Синхронный последовательный суммирующий счетчик

на JK-триггерах

Пример реализации параллельного синхронного счетчика иллюстрирован на рис.

Поскольку счетчик имеет одну общую линию синхронизации, состояние триггеров меняется синхронно, т.е. те триггеры, которые по синхроимпульсу должны изменить свое состояние, делают это одновременно, что существенно повышает быстродействие синхронных счетчиков.

Рис. 6.29. Параллельный синхронный счетчик на JK-триггерах

Счетчики с произвольным коэффициентом счета. Принцип построения подобного класса счетных устройств состоит в исключении нескольких состояний обычного двоичного счетчика, являющихся избыточными для счетчиков с коэффициентом пересчета, отличающимися от двоичных. При этом избыточные состояния исключаются с помощью обратных связей внутри счетчика.

Число избыточных состояний для любого счетчика определяется из следующего выражения:

М = 2^m - К_сч,

где М - число запрещенных состояний; К_сч - требуемый коэффициент счета; 2^m - число устойчивых состояний двоичного счетчика.

Задача синтеза счетчика с произвольным коэффициентом счета заключается в определении необходимых обратных связей и минимизации их числа. Требуемое количество триггеров определяется из выражения

n= [log₂ К_сч],

где [log₂ К_сч] -двоичный логарифм заданного коэффициента пересчета К_сч, округленный до ближайшего целого числа.

В каждом отдельном случае приходится применять какие-то конкретные методы получения требуемого коэффициента пересчета. Существует несколько методов получения счетчиков с заданным коэффициентом пересчета К_сч. Один их этих методов заключается в немедленном сбросе в “0” счетчика, установившегося в комбинацию, соответствующему числу К_сч. Его называют также методом автосброса. Рассмотрим пример реализации счетчика с К_сч=10 методом автосброса. Очевидно, что “сбрасывая” двоичный четырехразрядный счетчик на нуль каждый раз, когда он будет принимать состояние 1010, можно обеспечить ”возврат” счетчика в исходное состояние после каждых десяти импульсов. Подобный прием удобно применять при использовании счетчиков в интегральном исполнении, имеющих ячейки конъюнкции (И) на входах установки в нуль, как это сделано в микросхеме К1533ИЕ5. В данном примере организованы соединения, обеспечивающие коэффициент пересчета К_сч =10.

Как следует из рис. 6.30, роль ячейки, выявляющей факт достижения кодовой комбинации 1010 на выходах счетчика, играет ячейка И, уже имеющаяся на входе сброса ИМС К1533ИЕ5.

Рис. 6.30. Пример реализации счетчика с К_сч = 10

В таблице, приведенной на рис. 6.30, поясняются конфигурации соединений для получения различных коэффициентов пересчета с помощью счетчика К1533ИЕ5. Наиболее очевидные варианты получения коэффициентов (2, 4, 8, 16) в таблице не указаны. В графе “Соединения” таблицы указано, какие выводы микросхемы должны быть соединены между собой: например, указание 1-12 означает, что нужно соединить вывод 1 с выводом 12. В строках “Ввод” и “Выход” таблицы указаны номера выводов микросхемы, на которые следует подавать входные импульсы и с которых надлежит снимать выходные, соответственно. Следует отметить, что ИМС К1533ИЕ5 состоит из четырех счетных триггеров, один из которых имеет раздельные выводы входа и выхода, а остальные три триггера соединены последовательно по схеме асинхронного счетчика.