Центральный процессор на базе БИС серии К1810

На рис. 7.8 представлена схема ЦП на базе МП 1810ВМ86. В ее основе лежит типовая 8-кристальная структура [34], в состав которой входят кроме МП ГТИ К1810ГФ84, системный контроллер K1810BK88, реализованный на трех микросхемах КР580ИР82 21-разрядный адресный регистр и двунаправленный 16-разрядный формирователь шины данных на двух микросхемах КР580ВА86.

Рис. 7.8. Схема центрального процессора К1810ВМ86

В представленной схеме ЦП используется максимальный режим работы МП. Это сделано с целью унификации внутримодульной шины и обеспечения постепенного перехода на сопроцессорные расширения центрального МП. В качестве элементов расширения рассматриваются сопроцессор числовой обработки К1810ВМ87 и сопроцессор 80130 операционной системы RMX86 [62]. Линии / и резервируются для такого типа расширений ЦП.

Микропроцессор ВМ86 требует наличия синхросигналов CLK с крутыми фронтами (≤ 10 нс) и скважностью 3, частота следования которых 2—5 МГц. Существование минимального значения частоты следования импульсов CLK объясняется тем, что в МП ВМ86 использованы запоминающие элементы динамического типа, поэтому какая-либо манипуляция с синхросигналом запрещена.

Всем этим требованиям удовлетворяет тактовый сигнал, сформированный ГТИ на базе К1810ГФ84. Устройство работает от кварцевого резонатора (режим F/ = 0), имеющего в 3 раза большую частоту колебаний, чем желаемая для CLK. Для получения более точного и стабильного сигнала рекомендуется использовать основную частоту кварцевого резонатора.

Между кварцевым резонатором и выводом Х2 следует включить конденсатор небольшой емкости (около 15 пФ), которая должна быть такой, чтобы коэффициент усиления цепи обратной связи генератора не был меньше 1. Для этого необходимо, чтобы сумма сопротивлений кварцевого резонатора и конденсатора на рабочей частоте не превышала 1 кОм. (Объяснение причин включения дополнительной емкости дано в § 2.6.)

Генерируемый ГТИ тактовый сигнал ПУ PCLK (он же—сигнал системных тактовых импульсов CCLK, выходящий на системную магистраль) имеет скважность 2 и частоту колебаний, равную половине частоты CLK. Вариант прямого использования PCLK в качестве системных тактов обеспечивает выходной ток I_OL ≤ 5 мА и допустимую емкость нагрузки С_L ≤ 100 пФ.

Для общего сброса МП ВМ86 требует подачи на свой вход RESET импульса длительностью более четырех периодов тактовой частоты CLK, за исключением случая включения источника питания, когда длительность импульса должна составлять как минимум 50 мкс. Генератор ГФ84 имеет встроенную логику, упрощающую формирование данного сигнала. Для формирования сигнала RESET достаточно на входе организовать простую RC-цепочку (рис. 7.8), которая при подаче напряжения питания или нажатии клавиши RESET автоматически обеспечивает формирование импульса сброса необходимой длительности. Этот импульс также используется в качестве сигнала общего сброса INIT всей системы с максимальным выходным током I_OL = 5 мА. Для увеличения нагрузочной способности линии сброса INIT используются дополнительные магистральные усилители.

Еще одной функцией, которую может поддерживать ГТИ, является прием и синхронизация двух сигналов готовности ПУ к обмену. Обычно один сигнал готовности поступает от локальной шины МП, а другой—от системной магистрали.

Условие готовности: RDY1 • + RDY2 • = 1,

где RDY1, RDY2—сигналы готовности от ПУ, a и —управляющие сигналы, определяющие, с какой шиной в данном машинном цикле работает МП. Линии готовности обычно формируются по схеме с открытым коллектором и могут иметь как высокий (ХАСК), так и низкий ( ) уровень активности. (Преимущества и недостатки применения того или иного варианта обсуждались в § 2.6.) Используя симметрию элементов пары RDY, , пользователь выбирает соответствующий вход (прямой или инверсный) для приема сигнала готовности от ПУ. Оставшийся служит для вспомогательных целей, например для управления выбором шины. В схеме на рис. 7.8, ориентированной на одномагистральную архитектуру, используется одна линия готовности или подтверждения к обмену ХАСК с высоким уровнем активности (готов по умолчанию).

Дополнительную возможность обеспечивает вход , управляющий способом синхронизации принятого сигнала готовности. При = 0 выполняется двухступенчатая синхронизация сигнала по фронту и срезу тактовой частоты CLK. Если на подается напряжение высокого уровня, то реализуется процедура одноступенчатой синхронизации по срезу CLK. Ориентация на линию ХАСК с высоким уровнем активности требует применения одноступенчатого способа синхронизации, когда обусловленная процедурой синхронизации задержка сигнала готовности минимальна. В такте Т3 каждого машинного цикла МП опрашивает вход готовности READY. Для правильного приостанова МП в текущем цикле необходимо, чтобы сигнал ХАСК был установлен в 0 за 35 нс до начала Т3.

Еще одна линия CSYNC (внешняя синхронизация) позволяет нескольким ГТИ ГФ84 синхронизировать свою работу. В простейшем случае вывод CSYNC должен быть заземлен.

Ориентация на максимальный режим работы МП ВМ86 потребовала введения в состав ЦП системного контроллера ВК88, однако возможна достаточно простая имитация его работы (рис. 7.9). Не исключен также вариант перехода к минимальному режиму работы, когда требуемая для формирования сигналов управления системной шины дополнительная логика имеет минимальный объем.

Рис. 7.9. Схема контролера шины для ВМ86, работающего в максимальном режиме (MN/MX = 0)

Системный контроллер ВК88 запрограммирован для работы в режиме системной магистрали (IOВ = 0). Напряжение низкого уровня на входе разрешения адреса указывает контроллеру на монопольное владение системной шиной, благодаря чему команды магистрали формируются контроллером с минимально возможными задержками.

Контроллер ВК88 работает синхронно с МП ВМ86. Он принимает код текущего машинного цикла — (см. табл. 6.16) и формирует весь набор сигналов, необходимый для его выполнения. Временные диаграммы циклов ввода и вывода в максимальном режиме без тактов ожидания приведены на рис. 7.10.

Рис. 7.10. Временные диаграммы циклов чтения (а) и записи (б) центрального процессора

В соответствии с кодом — системный контроллер формирует пять стандартных управляющих линий , , , и , нагрузочная способность которых I_OL ≤ 32 мА, С_L ≤ З00 пФ. Две линии упреждающего управления и имеют ту же нагрузочную способность. Выбор между стандартным и упреждающим вариантами соответствующей линии управления возлагается на пользователя. Стробы и (см. рис. 7.10, б) генерируются в третьем такте машинного цикла, поэтому для обеспечения возможности работы системной шины с тактами ожидания рекомендуется остановить свой выбор на упреждающем управлении. В данном случае время между началом строба управления и первой проверкой сигнала ХАСК около 130 нс. Это то время, которое предоставляется ПУ на принятие решения и установления сигнала ХАСК в 0 для введения тактов ожидания.

Кроме сигналов системного управления контроллер формирует ряд вспомогательных сигналов, используемых в интерфейсной логике ЦП: ALE—строб съема адреса с мультиплексных линий /S7, A19/S6—A16/S3, AD15—AD0; DT/ —сигнал управления направлением передачи через шинный драйвер; DEN—строб включения шинного драйвера; МСЕ—строб разрешения считывания адресной информации CAS2—CAS0 с ведущего контроллера прерываний в цикле подтверждения прерывания. Максимальный выходной ток этих линий I_OL ≤ 16 мА, емкость нагрузки С_L ≤ 80 пФ.

По сигналу ALE адресная информация фиксируется в 21-разрядном буферном регистре, построенном на основе трех микросхем КР580ИР82. Выходные линии регистра организуют мощную демультиплексированную адресную шину (I_OL ≤ 32 мА, C_L ≤ 300 пФ), обеспечивающую адресацию 1 М байт памяти и 64 К байт пространства ВВ. Возможна замена регистров КР580ИР82 на регистры КР580ИР83 с инверсией или на любые другие аналогичного типа.

Мультиплексная шина адреса/данных AD19—AD0 служит внутриплатной шиной данных: все резидентные ресурсы МК могут подключаться к ней. Мультиплексная шина AD19—AD0 имеет малый выходной ток I_OL ≤ 2 мА и емкость нагрузки С_L ≤ 100 пФ, что может не обеспечить в многоплатных расширениях гарантированных характеристик по переменному току.

Для устранения этого недостатка в ЦП введен двунаправленный 16-разрядный драйвер межмодульной шины данных (две микросхемы КР580ВА86). При ориентации на системную магистраль с инверсной шиной данных микросхемы КР580ВА86 должны быть заменены на КР580ВА87 или эквивалентные им.

В случае обращения к ресурсам, расположенным вне платы ( = 1 и = 1), драйвер управляется сигналом DT/ . В противном случае ( = 0 и/или = 0) драйвер осуществляет передачу информации с мультиплексной шины на системную, что дает возможность наблюдать за процессом прохождения данных внутри модуля. Это свойство МК может быть использовано в отладочных и тестовых целях.