Синтез комбінаційних ланцюгів

Комбінаційні логічні ланцюги - це такі ланцюги, вихідні сигнали яких не залежать від передісторії і однозначно визначаються сигналами, присутніми на їх входах в даний момент часу. Інакше комбінаційні схеми - це ланцюги, в яких відсутні елементи пам'яті.

Синтез комбінаційних ланцюгів проводиться в такій послідовності. Спочатку складається таблиця функціонування логічного ланцюгу - таблиця істинності, виходячи з якої записується логічна функція, після чого проводиться її мінімізація і перетворення до вигляду, зручного до реалізації на логічних елементах заданого типу.

Розглянемо більш докладно процес синтезу комбінаційних ланцюгів на прикладі. Нехай необхідно побудувати мажоритарний елемент (елемент голосування) на три входи, тобто такий елемент, в якого сигнал на виході дорівнює одиниці тоді, коли більшість вхідних сигналів дорівнює одиниці.

Складемо таблицю істинності :

Користуючись таблицею, запишемо логічну функцію, для чого подамо її у вигляді суми логічних добутків (ДДНФ), що відповідають тим стрічкам, для яких функція F дорівнює одиниці.

Якщо використати для побудови логічного ланцюга елементи І-НІ, то необхідно перетворити функцію до вигляду

Як видно, отриманий кінцевий вираз явно простіше початкового.

Мінімізація за допомогою діаграм Вейча (або карт Карно)

В переглянутому прикладі для мінімізації функції ми використали шлях алгебраїчних перетворень. Цей шлях універсальний, але кінцевий результат залежить від кваліфікації фахівця, що проводить мінімізацію. Для функцій, що мають не більше п'яти-шести аргументів, зручно проводити мінімізацію за допомогою діаграм Вейча.

Попередньо потрібно представити функцію в ДДНФ формі, заповнити прямокутну таблицю, ставлячи 1 в клітинки таблиці при рівності одиниці, відповідних кон’юнкцій початкової функції, і 0 в решту клітинок таблиці.

На рис. 2 подані карти Карно для функцій декількох змінних.

В заповненій таблиці обводять контурами всі одиниці, а потім записують мінімізовану функцію в вигляді суми логічних добутків, що описують ці функції. В середині контуру повинні знаходитись тільки клітинки, заповнені одиницями, число яких повинно бути цілою ступінню числа 2, а одні і ті ж клітинки можуть входити в декілька контурів.

Мінімізуємо за допомогою карти Карно функцію трьох змінних

В даному випадку всі одиниці в таблиці можна охватити трьома контурами. Виписавши позначення цих контурів, отримаємо мінімізовану функцію

F = X₁X₂ + X₁X₃ + X₂X_3.

Логічні елементи.Логічний елемент - це електронний пристрій, що реалізує одну з логічних функцій. На принциповій схемі логічний елемент відображають прямокутником, всередині якого ставиться зображення показника функції. Лінії з лівої сторони прямокутника показують входи, з правої - виходи елемента. Графічне зображення більш поширених вентилів подані у таблиці (інверсні входи і виходи позначаються кружками).

Розглянемо принципові схеми пристроїв та їх логічний синтез.

Пристрій для порівняння двох однорозрядних двійкових чисел X₁, Х₂ і визначення моменту, коли вони будуть рівні.

1. Логічними аргументами Х₁ і Х₂ будуть порівнювані двійкові числа, тоді функція Y = f(Х₁ Х₂) визначатиме момент, коли аргументи будуть рівні. Будь-яке однорозрядне двійкове число може набувати значення 1 або 0. Визначимо всі можливі комбінації значень двох таких чисел: 0-0; 0-1; 1-0; 1-1. Виходячи з умови роботи пристрою, функція У має дорівнювати 1 тільки для першої і четвертої комбінацій, тобто у випадку, коли значення Х₁ і Х₂ будуть рівні. Для другої і третьої комбінацій функція дорівнює 0.

2. На основі складеного словесного опису логічної функції Y побудуємо таблицю її істинності (таблиця 2.1.6).

Таблиця 2.1.6 – Таблиця істинності функції Y

3. Виведемо, користуючись таблицею 5.1.6, логічне рівняння в ДДНФ:

У = * +Х₁ *Х₂. (2.1.1)

Результат логічного синтезу: пристрій має виконувати операції, як задовольняють логічне рівняння:

Y = * +X₁*X₂. (2.1.2)

Визначену функцію називають функцією рівнозначності.

Рівняння має два знаки інверсії, два знаки множення і один знак логічної суми, отже, щоб скласти схему, потрібно відповідно мати: два логічних елементи НЕ, два логічних елементи І і один елемент АБО.

Складемо принципову схему пристрою за таким планом. Візьмемо елемент І (на схемі його позначено D1) і подамо на його входи лінії, якими передаватимуться сигнали X₁ і Х₂, що відповідають порівнюваним розрядам двійкових чисел. На виході цього елемента утворюється логічний добуток X₁* Х₂.

Візьмемо елемент НЕ (Б2) і, подавши на його вхід сигнал з лінії Х₁ дістанемо на виході .

За допомогою другого елемента НЕ (DЗ) виконаємо аналогічну процедуру для сигналу з лінії Х₂.

Виходи з обох елементів "НЕ" під'єднаємо до входів другого елемента І (D4), на виході якого формується добуток * .

З'єднаємо виходи обох елементів І з входами елемента АБО (D5), вихід якого і відповідає вихідному логічному рівнянню.

Як наслідок, схема матиме такий вигляд (рисунок 2.1.12).

Рисунок 2.1.12 – Логічна схема для визначення рівності двох

однорозрядних двійкових чисел

Тригери

На відміну від комбінаційних логічних ланцюгів, тригери - це логічні пристрої з пам’яттю. Їх вхідні сигнали в загальному випадку залежать не тільки від сигналів, що прикладені до входів в даний момент часу, але й від сигналів, що діяли на них раніше. В залежності від властивостей, кількості і призначення, входів, тригери поділяються на декілька видів [6, 9]. Розрізняють тактовані та нетактовані тригери. Зміна стану нетактованого (асинхронного) тригера відбувається одразу після відповідної зміни потенціалів на його управляючих входах. В тактованому (синхронному) тригері зміна стану може відбутися тільки в момент присутності відповідного сигналу на тактовому вході. Тактування може відбуватися імпульсом (потенціалом) або фронтом (перепадом потенціалу). В першому випадку сигнали на управляючих входах впливають на стан тригера тільки при дозволяючому потенціалі на тактовому вході. В другому випадку дія управляючих сигналів проявляється тільки в момент переходу одиниця-нуль або нуль-одиниця на тактовому вході. Існують також універсальні тригери, які можуть працювати як в тактованому, так і в нетактованому режимах.

Основні типи тригерів в інтегральному виконанні мають наступні назви: D-тригери, T-тригери, RS-тригери і JK-тригери.

Найпростіші нетактовані RS-тригери(рис. 2.7., а) представляють собою два ланцюги АБО-НІ, замкнуті в кільце. Такий тригер має два входи: S (встановлення) і R (скид), два виходи Q і Q.

Поки на обох управляючих входах R та S рівні сигналів не активні, в даному випадку рівні 0, тригер знаходиться в будь-якому одному з двох стійких станів. Якщо значення сигналу на виході Q дорівнює 1, то, як видно зі схеми, цей одиничний сигнал, поступаючи по колу зворотного зв'язку на вхід нижнього елементу, викликає появу на виході Q сигналу з нульовим рівнем. В свою чергу, нульовий рівень виходу Q, поступаючи на вхід верхнього елемента, підтримує Q в стані 1. В цьому випадку говорять, що тригер встановлений. В силу симетрії схеми вона буде стільки ж стійка в протилежному - нульовому стані, коли рівень на виході Q дорівнює 0 - тригер скинутий. Режим RS-тригера, коли обидва управляючих сигнали R і S неактивні, називають режимом зберігання.

На рис. 2.8 наведена почасова діаграма перехідних процесів в схемі при подачі на неї управляючих сигналів.

Вихідний стан тригера - нульовий, на його входи по черзі поступають спочатку сигнал S, потім, після його закінчення - сигнал R. З діаграми видно, що після закінчення вхідного сигналу тригер може зберігати свій новий стан скільки потрібно довго. Говорять, що тригер запам'ятовує вхідний сигнал.

Якщо на RS-тригер подати одночасно обидва вхідних сигнали, то на обох виходах Q і Q появляться нулі. Якщо тепер одночасно зняти одиниці з входів R і S, то обидва елемента почнуть переключатись в одиничний стан, кожен при цьому буде намагатись залишити свого партнера в нульовому стані. Який елемент отримає перемогу в цьому поєдинку, буде залежати від їх коефіцієнтів підсилення, швидкості перехідних процесів та інших факторів. Результуючий стан тригера стає невизначеним, тому комбінація R=S=1 вважається забороненою.

В ТТЛ-серіях практично всі тригери будуються по схемі, наведеній на рис. 2.10., а.

Основне призначення тригерів в цифрових схемах - зберігання вироблених логічними схемами результатів. Для відсічення спотворених перехідними процесами результатів між виходом логічної схеми і входом тригера можна включити кон'юнктор типу елемента С на рис. 2.11.

D-тригер (тригер защіпка)- синхронний тригер, що має два входи: вхід даних D і вхід синхронізації. D-тригер перемикається тільки по сигналу на С-вході і при тому в стан, що вказує D-вхід. С-сигнали в цьому випадку відіграють роль команди “записати в тригер”. Одна з можливих функціональних схем однотактного D-тригера і його умовне позначення наведені на рис. 2.12.

Особливості нововведення D-тригера (прозорої защіпки) ілюструє діаграма на рис. 2.13.

Зміни D-входу при С=0 (моменти t₁, t₂, t₇) ніяк не впливають на стан виходу Q: тригер закритий по входу С і знаходиться в режимі зберігання. Фронт С-сигналу (момент t₃) викликає перемикання тригера в той стан, який був до цього моменту на вході D. При С=1 защіпка прозора: будь-яка зміна D-входу (моменти t₄, t₅) викликає зміну виходу Q. По зрізу синхросигналу (момент t₆) тригер фіксує на виході той стан, який був на D-вході. Наступна зміна Q можлива тільки по фронту наступного синхроімпульса (момент t₈). Якщо на С-вхід подати постійний одиничний імпульс, то властивість запам'ятовування защіпки проявлятись ніяк не буде і вона буде виконувати функції звичайного буферного підсилювача потужності в тракті передачі даних. Якщо вхід D тригера (рис.2.12) з'єднати з його інверсним виходом (D=Q), то кожен перепад на його тактовому вході буде приводити до переходу тригера в протилежний стан, частота сигналу на виході Т-тригерав два рази нижче частоти сигналу на вході, через це такий тригер можна використати як подільник частоти і двійковий лічильник.

В серіях мікросхем, що випускаються, є також універсальні JK-тригери,які при відповідному підключенні вхідної логіки можуть виконувати функції тригерів будь-яких інших типів. JK-тригери являють собою послідовні регенеративні бістабільні пристрої з двома інформаційними входами J і K, які на випадок вхідної комбінації J=K=1 перемикають тригер в протилежний стан подібно Т-тригеру, а при будь-яких інших комбінаціях вони функціонують як RS-тригер, в якого роль входів S і R виконують відповідні входи J і K: J≡S, K≡R