Исследуемых импульсных стабилизаторов напряжения

Принципиальная схема лабораторного макета стабилизатора с ЧИМ приведена на рис. 7.4. На инвертирующий вход компаратора DА1 (вывод 4)поступает образцовое напряжение с источника опорного напряжения (U_ОН) (VD1, VT1, R1, R2), а на неинвертирующий (вывод3) подается часть выходного напряжения с делителя R8, R9. Опорное напряжение подается со стабилитрона VD1, ток через который стабилизирован полевым транзистором VT1. Конденсатор C2 служит для устранения паразитной генерации в цепи управления ключевым составным транзистором VT2, VT3. Входной фильтр ФРП, предохраняющий входной источник от импульсных помех, создаваемых ИСН, состоит из дросселя L1и конденсатора C1. VD2, L2, C3 – фильтр силовой цепи, L3, C4 – высокочастотный фильтр.

Компаратор сравнивает образцовое напряжение с частью выходного напряжения, снимаемого с делителя R8R9. Пока выходное напряжение больше образцового, ключевой транзистор закрыт. Как только напряжение превысит выходное, сигнал компаратора откроет этот транзистор. Чем меньше напряжение на выходе стабилизатора, тем дольше транзистор будет открыт. После спада напряжения транзистор закрывается и цепь "дроссель L2. - нагрузка" замыкается через открывшийся в этот момент мощный диод VD2. Как только ключевой транзистор откроется, сразу же закроется диод VD2. Входной фильтр ослабляет проникновение импульсных помех в питающую электросеть, выходной – в нагрузку.

Принципиальная схема понижающего импульсного стабилизатора релейного типа изображена на рис. 7.5. Стабилизатор состоит из сле­дующих функциональных узлов: узла запуска (УЗ) (R3, VD1, VTI, VD3), источника образцового напряжения (ИОН) и устройства сравнения (УС) (DD1.1, R1), усилителя постоянного тока (УПТ) ( VT2,DD1.2,VT5), силовой цепи ( VT3, VT4, VD2, L2) и фильтров - входного (L1,CI, С2) и выходного (С4, С5, LЗ, С6). После включения питания вступает в работу узел запуска, представляющий собой параметрический стабилизатор напряжения с эмиттерным повторителем. На эмиттере транзистора VTI появляется напряжение около 4 В. Так как напряжение на выходе стабилизатора пока отсутствует, диод \/D3 закрывается, а включается ИОН и УПТ. Транзисторный ключ закрыт.

Рис. 7.4

Рис. 7.5

Рис. 7.6

Так как напряжение питания элемента DD1.1 меньше 5 В, то на его выходе устанавливается высокий логический уровень, на выходе УПТ формируется крутой фронт коммутирующего импульса. Этот фронт быстро (втечение примерно 30 нс) открывает транзисторы VT3,VT4, ток через которые и напряжение на конденсаторе С4 плавно увеличиваются. Как только напряжение на С4 превысит напряжение на стабилитроне VD1, диод VD3 откроется, а транзистор закроется. Произойдет отключение узла запуска и в дальнейшей работе он не будет принимать участия. С этого момента в стабилизаторе включается цепь отрицательной обратной связи, и он переходит в рабочее состояние.

Напряжение на конденсаторе С4 продолжает увеличиваться до момента, когда на выходе элемента DD1.1 уровень I сменится на 0. УПТ формирует спад коммутирующего импульса, который за время около 200 нс закрывает силовой транзистор. Напряжение самоиндукции дросселя L2 открывает диод VD2, и энергия, накопленная в этом дросселе, начинает переходить в нагрузку. Конденсатор С4 также разряжается на нагрузку, и, когда напряжение на нем уменьшится до (5 -0,005) В, на выходе УПТ будет сформирован фронт очередного коммутирующего импульса и вновь откроется силовой транзистор.

Принципиальная схема понижающего ИСН с ШИМ приведена на рис. 7.6. Стабилизатор выполнен на ИМС 1156ЕУ1. Микросхема представляет собой набор типовых блоков ИСН, расположенных на одном кристалле. В состав ИМС входят: ИОН 1,25 B; операционный усилитель ОУ с напряжением смещения 4 мВ, коэффициентом усиления больше 200.000 скоростью нарастания 0,6 B/мкс; широтно-импульсный модулятор, включающий задающий генератор G, компаратор K, схему «И» и RS – триггер; силовой транзистор VT2 с драйвером VT1; силовой диод с I_пр = 1 A и U_{обр max} = 40 B. Такая микросхема может управлять внешним биполярным или полевым транзистором, если I_н>1,5A и U_н>40B. Частота генератора задана емкостью С_т.

В процессе работы частота генератора немного изменяется компаратором и схемой ограничения тока. Компаратор изменяет время выключенного состояния t_off составного транзистора VT1, VT2. До тех пор, пока U_вых<U_{вых.ном}, на выходе компаратора будет высокий логический уровень, так как на его прямом входе действует U_оn=1,25 B, а на инверсном U_выхR1/(R1+R2)<U_оn. Если компаратор переключается в состояние низкого уровня и VT1, VT2 закрываются. При этом t_off увеличивается. Схема ограничения тока состоит из датчика тока R_дт, включенного между выводами 13 (U_вх) и 14. Сигнал с R_дт уменьшает время включенного состояния t_on (t_u). R_дт=0,33/2I_вых. Если напряжение на R_дт меньше 0,33 B, t_on не ограничивается.

При увеличении напряжения на R_дт выше 0,33 B включается схема ограничения тока, которая снижает t_on. При увеличении тока нагрузки происходит уменьшение t_on и t_off, что приводит к повышению частоты ИСН.