Процессоры с полным и сокращенным набором команд (CICS и RISC процессоры)

RISC – reduced instruction set computer

CISC – complex instruction set computer

ВМ, которые используют универсальный набор команд, относятся к классу CISC. К этому типу относится преобладающая часть ВМ, выпускаемых в настоящее время.

Существует семантический разрыв между современными технологиями программирования на языках высокого уровня и возможностями ВМ, построенных по схеме фон Неймана. Для машин CISC разрешение семантического разрыва ведет к усложнению архитектуры ВМ, главным образом к усложнению УУ, что сказывается на производительности машины в целом; в машинах типа CISC очень трудно организовать эффективный конвейер команд.

С другой стороны, анализ программ, полученных после компиляции с языков высокого уровня, позволяет сделать следующие выводы:

• Реализация сложных команд требует увеличения емкости управляющей памяти (памяти МПА). Такие сложные команды могут занимать до 60% управляющей памяти в то время, как их доля в общем объеме программы как правило составляет 0,2%.
• В откомпилированной программе операторы языка высокого уровня реализуются в виде процедур (подпрограмм), которые нужно вызывать. Поэтому на действия, связанные с вызовом процедуры и возвратом от нее, тратится в общем объеме 15-45% вычислительной нагрузки.
• При вызове процедуры передаются аргументы, не более 6 в 98%. В 80% эти аргументы – локальные, т.е. при выходе они удаляются.
• Половину операций в ходе вычислений составляют операции присваивания.

Исходя из этого, определяются требования к специализированным ВМ с сокращенным набором команд (RISC).

Направления при разработке систем RISC:

o Эффективный конвейер команд, т.е. все команды должны выполняться примерно за одно время.

o Идеальным признается вариант, при котором любой этап цикла команды выполняется в течение одного тактового периода.

o Команды должны быть одинаковой длины и иметь простую систему декодирования; в сокращенном списке команд должны оставаться только те, которые используются наиболее часто.

Исследования показали, что на долю 20% команд приходится 80% затрат машинного времени – принцип Парето.

Вывод: RISC-процессоры характеризуются следующим образом:

1. Все операции, кроме операций чтения и записи, имеют тип «регистр-регистр», т.е. все операции допускают взаимодействие только между регистром и регистром. Именно поэтому для RISC общее количество РОНов – 32 (минимум).

2. Выполнение практически всех команд за один цикл.

3. Стандартная однословная длина всех команд, равная длине слова операнда и одновременно равная ширине ШД.

4. Малое количество команд (примерно 70-80, иногда >128).

5. Малое количество форматов команд (не более 4).

6. Не более четырех способов адресации.

7. УУ, как правило, с жесткой логикой.

Достоинства:

+ Быстродействие (сокращение набора команд, унификация набора команд, их размера и длительности выполнения способствует эффективной конвейерной обработке)

+ Простая структура УУ (для RISC структура занимает не более 10% от площади кристалла, что увеличивает свободное место для дополнительных устройств: КЭШ-память, порты ввода/вывода, оперативная память)

Недостатки:

‒ Сокращенный набор команд

Приходится тратить для выполнения ряда функций несколько команд в RISC вместо одной в CISC, это удлиняет код программы, а следовательно, увеличивает загрузку памяти и напряжение взаимодействия (трафик команд) между памятью и центральным процессором. В результате, средняя длина программы на RISC-процессоре на 30% больше, чем на CISC.

‒ Большое число регистров

Это приводит к сложности декодирования номера регистра.

‒ Жесткая логика

Затрудняется поиск и устранение ошибок при создании программы; сложная реализация при выполнении сложных команд.

Память компьютера

I Характеристики памяти

II Иерархия системы памяти компьютера

III Управление памятью компьютера