Демультиплексор - устройство функционального назначения, предназначенное для распределения цифровой информации с общей шины данных по соответствующим каналам.

15.1. Классификация триггеров

Триггер – это электронная схема, имеющая два устойчивых состояния, в которых она может находиться сколь угодно долго до прихода управляющего воздействия, Триггер – элементарная ячейка памяти, способная сохранять двоичную информацию (1 или 0), после снятия входного сигнала

Классификация:

1. По способу управления:

– асинхронные – выходной сигнал появляется одновременно с входным;

– синхронные (тактируемые) – выходной сигнал появляется только при совпадении во времени входного информационного сигнала с сигналом синхронизации.

1. По функциям:

– с раздельной установкой 1 и 0;

– с приёмом информации по одному входу;

– универсальный.

15.2. Асинхронный RS триггер

Рис. 15.1. Схематическое обозначение RS-триггера Входы: Set –Установка,. Reset- сброс	Рис. 15.2. Триггерная структура на различных типах логических элементов: а)И-НЕ , б)ИЛИ-НЕ

1) Единичный импульс на выходе S при нулевом состоянии R устанавливается или подтверждает 1 на выходе Q.

2) Единичный импульс R при нулевом состоянии входа S устанавливает или подтверждает на выходе Q ноль.

3) Нулевое состояние на обоих входах не изменяет состояние триггера (режим хранения информации)

4) Единичное состояние обоих входов в RS-триггере запрещено

Таблица 15.1.

Таблица истинности RS-триггера

S	R	Q
		Q		Хранение
		-	-	запрещено

Асинхронным такой триггер называется потому, что состояние триггера изменяется непосредственно при появлении соответствующего сигнала на информационных входах.

Синхронный RS-триггер

В большинстве цифровых схем необходимо переключение всех её составляющих в определённый момент времени. Для этого в каждой микросхеме существует генератор тактовых импульсов, которые и осуществляют переключение. При этом добавляется третий синхронизирующий вход.

Таблица 15.2.

Таблица истинности синхронного RS-триггера

С	S	R	Q
↑			Q
↑
↑
↑			-	-

.

Рис. 15.4. Логическая структура синхронного RS-триггера

Состояние синхронного RS триггера изменяется при входных комбинациях R и S аналогично асинхронному RS-триггеру, однако необходимое условие для переключения является только в момент прихода тактового импульса

Рис. 15.5. Временные диаграммы работы синхронного RS-триггера

D-триггер

Рис. 15.6. Схематическое обозначение D-триггера

Рис. 15.7. Реализация D-триггера на основе синхронного RS-триггера

Приход тактового импульса при наличии 1 на входе D переключает триггер в состояние 1. Приход тактового импульса при нуле на входе D переключает триггер в состояние 0.В связи с такой особенностью, его называют триггером задержки, т.е. он переписывает состояние на входе D на выход с задержкой до прихода тактового импульса.

Рис. 15.8. Временные диаграммы работы D-триггера

Однотактный JK –триггер

Он является наиболее универсальным. Входы J и K соответствуют S и R входам RS-триггера.

Рис. 15.9. Схематическое обозначение JK –триггера

Отличие JK от RS состоит в том, что в JK –триггере нет запрещенного состояния входов. При состоянии на входах J =1, K =0

приход тактового импульса переключает JK триггер в состояние 1. При состоянии на входах J =0, K =1 приход тактового импульса переключает JK триггер в состояние 0. Состояние на входах J =0, K =0 соответствует режиму хранения информации и приход тактового импульса при этом состоянии входов не изменяет состояния на выходе триггера. При состоянии входов J =1, K =1, JK –триггер работает в переключающем режиме, т.е. с приходом каждого тактового импульса при данном состоянии входов меняет состояние триггера на противоположное.

Таблица 15.4.

Таблица истинности JK –триггера

С	J	K	Q
↑			Q
↑
↑
↑				Q

Рис.15.10. Временные диаграммы работы JK –триггера

Рис. 15.11. Логическая структура JK –триггера

Двухтактные JK –триггеры или триггеры типа MS

(Master-Slave=[мастер-помощник])

Главная особенность триггера состоит в том, что переключение происходит по спаду тактового импульса. Благодаря чему появляется возможность создавать более сложные схемы, счетчики и сдвиговые регистры.

Рис.15.13. Логическая структура двухтактного JK – триггера

Рис. 15.14. Временные диаграммы работы двухтактного JK –триггера

С приходом тактового импульса по его фронту первый триггер переключается в состояние, сформированное соответствующим состоянием входов. В момент действия тактового импульса на входе С второго триггера сохраняется состояние 0. По спаду тактового импульса на входе C второго триггера появляется логическая 1 и информация, записанная на первом такте в первый триггер, переписывается на выход второго триггера, т.е. двухтактный триггер обеспечивает развязку между выходом и входом на время действия тактового импульса.

Счетный Т –триггер

Счётный Т-триггер можно построить на JK-триггере или на D-триггере.

Для построения Т-триггера на JK-триггере нужно сделать входы J=K=1. Тогда каждый импульс на входе С будет изменять состояние триггера на противоположное. Для построения Т-триггера на D-триггере необходимо соединить его вход D с инверсным выходом Q', т.е. сделать Q'=D. В такой схеме каждый переход 1 / 0 на входе С будет приводить к переходу триггера в противоположное состояние. Таким образом, Т-триггер представляет собой делитель частоты на два.

Рис.15.15. Счётный триггер; реализация на логических элементах.

Лекция 16. Последовательностные устройства: регистры и счетчики