Hub-архітектура. У новій серії 800 набору мікросхем використовується hub-архітектура, в якій компонент North Bridge одержав назву Memory Controller Hub (МСН)

У новій серії 800 набору мікросхем використовується hub-архітектура, в якій компонент North Bridge одержав назву Memory Controller Hub (МСН), а компонент South Bridge — I/O Controller Hub (ICH). В результаті з'єднання компонентів за допомогою шини PCI утворюється стандартна конструкція North/South Bridge. У hub-архітектурі з'єднання компонентів виконується за допомогою виділеного hub-інтерфейсу, швидкість якого удвічі вища швидкості шини PCI. Hub-архітектура володіє деякими певними перевагами по відношенню до традиційної конструкції North/South Bridge.

• Збільшена пропускна здатність. Hub-інтерфейс є 8-розрядним інтерфейсом 4Х (чотирьохтактний) з тактовою частотою 66 Мгц (4 х 66 Мгц х 1 байт =266 Мбайт/с), що має подвоєну по відношенню до PCI пропускну здатність (33 Мгц х 32 байт = 133 Мбайт/с).

• Зменшене завантаження PCI. Hub-інтерфейс не залежить від PCI і не бере участь в перерозподілі або захопленні смуги пропускання шини PCI при виконанні трафіку набору мікросхем або Super I/O. Це підвищує ефективність всієї решти пристроїв, приєднаних до шини PCI, яка не бере участь у виконанні групових операцій.

• Зменшення монтажної схеми. Не дивлячись на подвоєну в порівнянні з PCI пропускну здатність, hub-інтерфейс має ширину, рівну 8 розрядам, і вимагає для з'єднання з системною платою всього лише 15 сигналів. Шині PCI, наприклад, для виконання подібної операції потрібно не менше 64 сигналів, що приводить до підвищення генерації електромагнітних перешкод, погіршення сигналу, появі "шуму" і зрештою до збільшення собівартості плати.

Hub-архітектура передбачає збільшення пропускної здатності пристроїв PCI, що пов'язана з відсутністю компоненту South Bridge, що передає потік даних від мікросхеми Super I/O і завантажує тим самим шину PCI. Завдяки обходу PCI hub-архітектура дозволяє збільшити пропускну здатність пристроїв, безпосередньо сполучених з I/O Controller Hub (раніше South Bridge), до яких відносяться нові швидкодійні інтерфейси АТА-100 і USB 2.O.

Конструкція hub-інтерфейсу, ширина якого рівна 8 біт, достатньо економічна. Ширина інтерфейсу може показатися недостатньою, але така конструкція повністю себе виправдовує. При ширині інтерфейсу 8 біт достатньо тільки 15 сигналів, тоді як 32-розрядний інтерфейс шини PCI, використовуваний в традиційній конструкції North/South Bridge, вимагає 64 сигналів. Менше число висновків говорить про спрощену схему маршрутизації плати, зменшення перешкод і підвищення стійкості сигналу. Це приводить до зниження числа висновків використовуваних мікросхем, зменшення їх розмірів і собівартості.

Не дивлячись на те що одночасно можуть бути передані тільки 8 біт інформації, hub-інтерфейс дозволяє виконати чотири передачі за один такт, ніж і досягається робоча частота 66 Мгц. В результаті фактична пропускна здатність дорівнює 266 Мбайт/с (4 х 66 Мгц х 1 байт). Це удвічі більше смуги пропускання шини PCI, що має ширину 32 біт, але виконуючої тільки одну передачу з частотою 33 Мгц при загальній пропускній здатності 133 Мбайт/с. Завдяки зменшенню ширини і збільшенню швидкості конструкції hub-інтерфейс дозволяє досягти високої ефективності при зниженні собівартості і підвищенні стійкості сигналу.

Компонент МСН здійснює з'єднання швидкодійної шини процесора (400/133/100/66 Мгц) і hub-інтерфейсу (66 Мгц) з шиною AGP (533/266/133/66 Мгц); компонент ICH, у свою чергу, пов'язує hub-інтерфейс (66 Мгц) з портами ATA (IDE) (66/100 Мгц) і шиною PCI (33 Мгц).

Крім того, в ICH міститься нова шина Low-Pin-Count (LPC), що є 4-розрядною версією шини PCI, яка була розроблена в першу чергу для підтримки мікросхем системної плати ROM BIOS і Super I/O. Разом з чотирма сигналами функцій даних, адрес і команд для функціонування шини потрібно дев'ять додаткових сигналів, що складе в цілому тринадцять сигналів. Це дозволяє значно зменшити кількість ліній, що сполучають ROM BIOS з мікросхемами Super I/O. Для порівняння: у ранніх версіях наборів мікросхем North/South Bridge як інтерфейс використовувалася шина ISA, кількість сигналів якої рівна 96. Максимальна пропускна здатність шини LPC досягає 6,67 Мбайт/с, що приблизно відповідає параметрам ISA і більш ніж достатньо для підтримки таких пристроїв, як ROM BIOS і мікросхеми Super I/O.