Число ячеек памяти, адресуемых N адресными линиями, равно 2N.

Рис. 6. Схема памяти с одним дешифратором

Схема содержит 8 входов:

· 3 входа данных I1 – I3.

· 2 адресных входа А0, А1 (А0 считается младшим, А1 – старшим разрядом).

· 3 входа управления:

– CS (Chip Select – выбор микросхемы памяти).

– WE (Write Enable – выбор режима чтения или записи).

– ОЕ (Output Enable – разрешение выдачи выходных сигналов).

· 3 выхода данных: О1– О3.

Обычно память состоит из нескольких микросхем подобной структуры. Поэтому, чтобы выбрать необходимую микросхему, нужно установить сигнал CS в 1, а также предусмотреть WE=1 для записи или WE=0 для чтения.

При операции записи биты, находящиеся на входных линиях для данных I1 – I3, загружаются в выбранное слово памяти; выходные линии не используются.

Вентили записи И используются в качестве ключей. На их верхние входы подается сигнал разрешения записи CSÙWE=1, но на выходе единица появляется только у одного вентиля записи – в зависимости от того, какой из выходов дешифратора активен (т. е. какая ячейка памяти выбирается адресными входами). Эта единица поступает на входы С триггеров выбранного слова. Таким образом, запись осуществляется только в одну ячейку, состоящую из трех триггеров.

При операции чтения выбирается слово и помещается на выходные линии для данных О1 – О3. При этом входные линии для данных не используются. Линия CSÙWE=0 (CS=1, WE=0), поэтому все вентили записи блокируются и ни в один из триггеров запись не происходит.

Линия выбора слов запускает вентили И (также работающие в качестве ключей), связанные с выходами триггеров Q выбранного слова. Таким образом, выбранное слово передает свои данные в четырехвходовые вентили ИЛИ, расположенные в нижней части схемы, а остальные три слова выдают 1. Следовательно, выход вентилей ИЛИ идентичен значению, сохраненному в данном слове. Остальные три слова никак не влияют на выходные данные.

Вентили ИЛИ соединены с выходными линиями данных не напрямую, а через специальные буферные элементы. Это связано с тем, что обычно для входных и выходных линий используются одни и те же проводники. Поэтому, если подключить вентили ИЛИ непосредственно к выходным линиям, то сигналы на них будут мешать в процессе записи.

Буферный элемент – это электронный переключатель, который может устанавливать и разрушать связь за несколько наносекунд под действием сигналов управления.

Рис. 7. Буферный элемент

Буферный элемент содержит вход для данных, выход для данных и вход управления. Когда вход управления равен 1, буферный элемент работает как провод и передает данные. Когда вход управления равен 0, буферный элемент работает как разомкнутая цепь. Соединение может быть восстановлено за несколько наносекунд, если сделать сигнал управления равным 1.

Отличие буферного элемента от вентиля И заключается в том, что буферный элемент представляет собой устройство с тремя состояниями, поскольку он может выдавать 0, 1 или вообще не выдавать сигнала (в случае с разомкнутой цепью).

Когда CS и ОЕ равны 1, а WE=0, то сигнал разрешения выдачи выходных данных (сигнал управления для буферного элемента) равен 1, в результате чего запускаются буферные элементы и слово передается на выходные линии. Когда один из сигналов CS или ОЕ равен 0 или WE=1, то выходы отсоединяются от остальной части схемы.

Схема памяти с двумя дешифраторами.

Рис. 8. Схема памяти с двумя дешифраторами

Адрес ячейки, поступающий по шине адреса, состоит из адреса строки (row) и адреса столбца (column). Для уменьшения количества выводов интегральной микросхемы и числа проводников адресной шины адреса строки и столбца подаются в микросхему через одни и те же линии и запоминаются в регистрах адреса. Адрес строки сопровождается сигналом RAS (Row Access Strobe), а адрес столбца – сигналом CAS (Column Access Strobe). Регистры адреса соединены каждый со своим дешифратором. Выходы дешифраторов образуют систему горизонтальных и вертикальных линий, к которым подсоединены запоминающие элементы матрицы. При этом каждый запоминающий элемент расположен на пересечении одной вертикальной и одной горизонтальной линии (рис. 9).

При активации этих линий запоминающий элемент, находящийся на их пересечении, выбирается, данные либо считываются из него (при сигнале WE=0), либо записываются (при WE=1) при помощи усилителей чтения/записи. Информация перед выдачей на шину данных запоминается в выходном регистре данных, точно так же как перед записью в ячейку заносится с шины данных во входной регистр данных.

Рис. 9. Увеличенное изображение матрицы запоминающих элементов

Структура памяти с одним дешифратором является более простой, однако при росте емкости микросхемы памяти количество адресных входов возрастает быстрее, чем в структуре с двумя дешифраторами. Сравните, на рис. 10 показаны микросхемы памяти одинаковой емкости (8 килобит). Однако число адресных входов в микросхеме с одним дешифратором в два раза больше (10 против 5).

Поэтому микросхемы с одним дешифратором применяют для построения кэш-памяти и ПЗУ, а микросхемы с двумя дешифраторами – для ОЗУ.

Рис. 10. Обозначения микросхем памяти: а – с одним дешифратором; б – с двумя дешифраторами

Обозначения входов с инвертирующей чертой ( CS,WE, OE ) означают, что входы управления являются активными по низкому уровню, т. е. они срабатывают при подаче нуля.

Оперативные запоминающие устройства

ОЗУ (оперативное запоминающее устройство, RAM – Random Access Memory) – это память, в которой хранятся данные, необходимые для выполнения текущей программы.

Свойства ОЗУ:

1) позволяет как записывать, так и считывать информацию, причем обе операции выполняются однотипно, с одной и той же скоростью;

2) процессор может непосредственно обращаться к произвольной ячейке ОЗУ (чтобы обратиться к данным, хранящимся во внешней памяти – на винчестере, компакт-диске, диске флэш-памяти, процессор должен сначала загрузить эти данные в ОЗУ);

3) энергозависима, т. е. при выключении питания вся информация теряется.

Существует два типа ОЗУ: статическое (Static RAM, SRAM) и динамическое (Dynamic RAM, DRAM). Статическое ОЗУ конструируется с использованием D-триггеров (см. рис. 6). Информация в ОЗУ сохраняется на протяжении всего времени, пока к нему подается питание. Статическое ОЗУ работает очень быстро. Обычно время доступа составляет несколько наносекунд. Из-за большой скорости статическое ОЗУ используется в качестве кэш-памяти второго уровня.

В динамическом ОЗУ, напротив, триггеры не используются. Динамическое ОЗУ представляет собой массив ячеек, каждая из которых содержит транзистор и полупроводниковый конденсатор (рис. 11). Конденсатор может быть заряженным и разряженным, что позволяет хранить единицу или ноль.

Рис. 11. Ячейка динамического ОЗУ

Поскольку электрический заряд конденсатора имеет тенденцию исчезать, каждый бит в динамическом ОЗУ должен обновляться (регенерироваться) каждые несколько миллисекунд, чтобы предотвратить утечку данных. Поскольку об обновлении должна заботиться внешняя логика, динамическое ОЗУ требует более сложных схем управления, чем статическое, однако этот недостаток компенсируется большим объемом.

Поскольку динамическому ОЗУ нужен только 1 транзистор и 1 конденсатор на бит (статическому ОЗУ требуется 6–11 транзисторов на бит), динамическое ОЗУ имеет очень высокую плотность записи (много битов на одну микросхему). Однако динамические ОЗУ работают очень медленно (время доступа занимает десятки наносекунд).

Типы оперативной динамической памяти

На начальном этапе это были микросхемы асинхронной памяти, работа которых не привязана жестко к тактовым импульсам системной шины процессор-память.

· Традиционная DRAM. Операции чтения-записи требуют 5 тактов:

1) выдача адреса строки;

2) выдача сигнала RAS;

3) выдача адреса столбца;

4) выдача сигнала CAS;

5) выполнение операции чтения-записи.

Традиционная DRAM характеризуется формулой 5-5-5-5, где первая цифра – число тактов системной шины, необходимое для доступа к первой ячейке памяти, а остальные – число тактов, необходимое для доступа к следующим ячейкам. Микросхемы данного типа могли работать на частотах до 40 МГц (время доступа – 120 нс).

Рис. 12. Временные диаграммы различных видов DRAM

Все последующие типы основывались на принципе локальности адресов при обращении к ОЗУ. Принцип заключается в том, что при выполнении программы с высокой вероятностью адрес следующей команды либо следует непосредственно за адресом текущей команды, либо находится вблизи него.

· FPM DRAM (Fast Page Mode – быстрый страничный режим). Здесь под «страницей» понимается «строка». Полный адрес строки и столбца передается только при первом обращении к строке. Сигнал RAS остается активным в течение всего периода операций со строкой. Меняется только адрес столбца. Таким образом, при втором и следующих обращениях к строке исключаются первые два такта, и формула работы FPM имеет вид:

5-3-3-3. Время доступа – 60 нс. Однако выигрыш в скорости достигается лишь при передаче блоков данных из одной строки.

· EDO DRAM (Extended Data Output – ОЗУ с расширенным выводом данных). Главная особенность – увеличенное время доступности данных на выходе микросхемы. В EDO DRAM по спаду сигнала CAS данные сохраняются во внутреннем регистре. За счет уменьшения длительности CAS формула работы приобретает вид: 5-2-2-2. Частота работы до 66 МГц.

· BEDO DRAM (Burst EDO – пакетная EDO). В микросхеме содержится счетчик адресов столбцов. При обращении к группе слов (пакету) адрес столбца формируется обычным способом только в начале пакетного цикла. Для последующих передач адреса образуются быстро с помощью счетчика. Формула BEDO DRAM: 5-1-1-1. Память BEDO не получила широкого распространения из-за появления SDRAM.

В асинхронной памяти моменты появления данных из памяти на системной шине не синхронизированы с фронтами тактовых импульсов системной шины. Поэтому данные, поступившие на шину сразу после фронта тактового импульса, будут восприняты только при следующем тактовом импульсе и шина данных простаивает в ожидании данных.

Рис. 13. Временные диаграммы для асинхронной и синхронных DRAM

· SDRAM (Synchronous DRAM – синхронная динамическая память). Предложена в 1994 году, а реализована в конце 1996-го. Основной особенностью SDRAM является синхронизация всех ее операций с тактовыми сигналами системной шины. За счет использования страничного режима (FPM), регистра на выходе (EDO) и пакетной передачи с использованием счетчика (BEDO) формула работы SDRAM: 5-1-1-1. Но за счет синхронизации работы с системной шиной SDRAM может работать на частотах до 133 МГц.

Для определения пропускной способности шины используется формула:

Пропускная способность (Мбайт/с) = частота (МГц) разрядность (байт)

Разрядность шины данных в современных компьютерах равна 64 битам или 8 байтам.

Пример. Спецификация РС100 памяти SDRAM предполагает частоту 100 МГц. Пропускная способность = 100 МГц 8 байт = 800 Мбайт/с.

Спецификация РС133 рассчитана на частоту 133 МГц, что дает пропускную способность 1064 Мбайт/с.

· DDR SDRAM (Double Data Rate SDRAM – удвоенная скорость передачи данных SDRAM). Вариант памяти SDRAM, позволяет при той же тактовой частоте удвоить скорость передачи данных, так как передача информации осуществляется в пакетном режиме по обоим фронтам тактового сигнала (см. рис. 13).

Спецификации:

– РС1600 (DDR200) – пропускная способность 1600 Мбайт/с, частота 200 МГц.

– РС2100 (DDR266) – 2100 Мб/с, 266 МГц.

– РС2700 (DDR333) – 2700 Мб/с, 333 МГц.

– РС3200 (DDR400) – 3200 Мб/с, 400 МГц.

Тактовая частота указана максимальная, то есть память DDR333 будет работать и на частоте 266 МГц. При использовании двухканального доступа к памяти производительность удваивается.

· В 2004 году утвержден стандарт DDR-II. Он является дальнейшим развитием стандарта DDR SDRAM, передача также происходит по фронту и по спаду тактового импульса, однако пересылается уже по 4 бита, а не по два. Однако, пропускная способность DDR-II равна DDR при одной и той же тактовой частоте, в связи с тем, что ширина шины данных от процессора к памяти осталась прежней – 64 бита.

Преимуществами DDR-II является возможность существенного повышения тактовой частоты, недостижимого при DDR, а также пониженное энергопотребление.

Спецификации:

– PC3200 (DDR2-400) – 3200 Мб/с.

– PC4300 (DDR2-533) – 4300 Мб/с.

– PC5300 (DDR2-667) – 5300 Мб/с.

– PC6400 (DDR2-800) – 6400 Мб/с.

· В настоящее время разработан новый стандарт памяти DDR-III. Начальная частота этого вида памяти – 800 МГц. Благодаря своей архитектуре DDR-III должна обеспечивать ту же пропускную способность, что и DDR-II, при этом функционируя на вдвое меньшей тактовой частоте. Помимо этого DDR-III питается от 1,5 В против 1,8 В у DDR-II и 2,6 В у DDR. Это значит, что новая память обеспечит меньшее энергопотребление. Предполагается, что широкое распространение DDR-III получит с 2009 года.

· RDRAM (Rambus DRAM). Наиболее очевидные способы повышения эффективности работы процессора с памятью – увеличение тактовой частоты либо ширины шины данных (количества одновременно пересылаемых разрядов). Совмещение обоих вариантов несет технические трудности. В синхронных DRAM применяется широкая выборка (64 бита) при ограниченной частоте шины.

Принципиально отличный подход предложен фирмой Rambus в 1997 году. Упор сделан на повышение тактовой частоты при уменьшении ширины выборки до 16 бит.

Так же, как и DDR, микросхема RDRAM передает данные по обоим фронтам тактового сигнала. Разработан принципиально новый интерфейс Rambus Channel, который имеет гораздо меньшее число линий, чем SDRAM:

3 линии для адреса строки, 5 линий для адреса столбца, 16 линий для данных. Вместо обычной адресации посылаются пакеты, включающие в себя команды, адреса и данные. Вначале посылается пакет запросов, на который память отвечает пакетом подтверждения, после чего идет пакет данных. Чем больше данных нужно передать за один раз, тем RDRAM эффективнее.

Спецификации:

– РС800 – 800 Мб/с, 400 МГц, 16 разрядов.

– РС1066 – 1066 Мб/с, 533 МГц, 16 разрядов.

– РС3200 – 3200 Мб/с, 400 МГц, 32 разряда.

– РС4200 – 4200 Мб/с, 533 МГц, 32 разряда.

В настоящее время на рынке преобладают виды памяти DDR и DDR-II.

Конструктивное исполнение

Конструктивно элементы оперативной памяти выполняются в виде модулей – плат с напаянными на них одной или несколькими микросхемами. Эти модули вставляются в слоты системной платы.

В настоящее время существуют следующие типы модулей:

· SIMM (Single In line Memory Module – модуль памяти с однорядным расположением выводов). Название SIMM говорит о том, что контакты модуля располагаются с одной стороны.

Выпускались

30- и 72-контактные модули. Это устаревший тип, использовавшийся до появления памяти SDRAM.

· DIMM (Dual In line Memory Module – модуль памяти с двухрядным расположением выводов). В этом типе контакты располагаются по обеим сторонам модуля. Имеются 168-контактные (DIMM-168, SDRAM), 184-контактные (DIMM-184, DDR SDRAM) и 240-контактные (DIMM-240, DDR2 SDRAM) модули.

· RIMM (Rambus In line Memory Module). Внешне похож на DIMM. Модули RIMM требуют интенсивного охлаждения. Это связано со значительным энергопотреблением и тепловыделением. Поэтому микросхемы памяти на плате модуля RIMM закрыты радиатором.

Постоянные запоминающие устройства

ПЗУ (постоянное запоминающее устройство, ROM – Read-Only Memory) – память, используемая для хранения неизменяемой или редко изменяемой информации.

Микросхема ПЗУ, расположенная на материнской плате, содержит BIOS –базовую систему ввода-вывода (Basic Input/Output System) – независимую от операционной системы программу поддержки операций с экраном, клавиатурой и другими периферийными устройствами. При включении компьютера BIOS выполняет следующие функции:

1) тестирование и инициализация основных устройств компьютера – процессора, оперативной памяти, чипсета, дисковых устройств;

2) начало загрузки операционной системы с одного из устройств внешней памяти – винчестера, CD/DVD-дисковода или флоппи-дисковода.

После того, как загрузочное устройство определено и на нем найдена операционная система, управление передается специальной программе-загрузчику, которая является частью операционной системы.

По технологии записи информации можно выделить следующие типы ПЗУ:

· масочные ПЗУ (ROM) – микросхемы, программируемые только при изготовлении;

· программируемые ПЗУ (ППЗУ), или PROM (Programmable ROM), – микросхемы, программируемые однократно после изготовления с помощью специальных устройств – программаторов;

· перепрограммируемые ПЗУ (EPROM – Erasable PROM) – микросхемы, программируемые многократно. К ним относятся:

Ø UV-EPROM (Ultra-Violet EPROM) – микросхемы, стираемые ультрафиолетовым излучением;

EEPROM (Electrical EPROM) – микросхемы, стираемые электрически.

В настоящее время в ВМ чаще всего в качестве ПЗУ используют микросхемы флэш- памяти (Flash memory), которые можно отнести к классу EEPROM. Первые микросхемы флэш-памяти были предложены фирмой Intel в 1988 году. Благодаря особой технологии построения ячеек флэш-память может перепрограммироваться прямо в компьютере. Время доступа – 35–200 нс. В отличие от ОЗУ флэш-память нельзя переписывать побайтно. Запись осуществляется блоками (от 256 байт до 128 кбайт). Перед тем как записать информацию в блок, этот блок должен быть стерт.