Организация памяти в микроконтроллерах

Вся серия MCS-51 имеет гарвардскую архитектуру - раздельное адресное пространство программ и данных. Эта архитектура по сравнению с фон-неймановской обладает более высокой производительностью и позволяет создавать более эффективные по объему памяти программы. Программная память (CSEG) доступна только для чтения, ее организация показана на рис. 12.2. Память данных доступна для чтения и записи, ее организация показана на рис.12.3.

Пространство памяти программ CSEG адресуется 16-разрядным счетчиком команд PC и, следовательно, может иметь объем до 64Кбайт. Часть этой памяти (4, 8, 16, 32К в зависимости от типа микросхемы) может быть расположена непосредственно на кристалле в виде масочного ПЗУ (ROM), либо репрограммируемого ПЗУ (EPROM). Она образует внутреннюю память программ. Оставшаяся часть, реализуемая внешними средствами (установкой внешнего ПЗУ), называется внешней памятью программ. Для программиста как внутренняя, так и внешняя память представляет собой единое пространство CSEG с равными правами доступа. При считывании команд из внешней программной памяти формируется инверсный сигнал «строб чтения внешнего ПЗУ» PSEN* (Program Store Enable) для всех адресов, кроме области встроенного ПЗУ. (Символом «*» будем обозначать инверсное значение сигнала).

Младшие 4К байт (8, 16, 32К - для различных модификаций) памяти программ размещаются на кристалле МК или находятся во внешнем ПЗУ, что определяется переключением вывода «внешний доступ» EA* (External Access) соответственно, либо к Vcc(напряжение питания) или к Vss(земле). Например, в МК с 4К ПЗУ при подключении EA* к Vcc адреса с 0000h по 0FFFh располагаются во внутреннем ПЗУ, а адреса с 1000h по FFFFh - во внешнем ПЗУ. Если вывод EA* подключен к Vss, то вся программа располагается во внешнем ПЗУ. Аппаратная реализация подключения внешней программной памяти показана на рис.12.4.

Некоторые ячейки CSEG имеют особое назначение (как правило содержат адреса переходов по прерываниям и точку входа при инициализации системы), как показано в табл.12.1:

Таблица 12.1

Таблица векторов прерываний микроконтроллера

В пространстве CSEG определены два основных способа передачи управления:

Абсолютный (с применением 16-битного адреса):

LCALL addr16 ;+(SP)PC, PC_0-15addr16

LJMP adr16 ; PC_0-15addr16.

Относительный (при помощи 8-разрядного смещения rel со знаком):

SJMP rel8 ; PCPC+rel8.

Наличие знака при rel позволяет осуществить переход в сторону как старших так и младших адресов.

Реализован вариант передачи управления внутри 2К-байтной страницы (адрес содержит 11 бит):

ACALL addr11 ;+(SP) PC, PC_0-10addr11

AJMP addr11 ; PC_0-10addr11.

Кроме того предусмотрен переходпо смещению относительно базы DPTR

JMP@A+DPTR ; PCDPTR+A.

Специальная команда пересылки позволяет читать в A содержимое программной памяти (например для извлечения из памяти каких-либо констант):

MOVC A,@A+DPTR ;ACSEG(A+DPTR)

MOVC A,@A+PC ;ACSEG(A+PC).

Память данных, как указано выше, доступна для чтения и записи, и ее организация показана на рис.12.3. Возможно использование как внутренней (DSEG), так и внешней памяти (XSEG) данных.

На рис. 12.5. показано подключение внешней памяти данных, для управления которой процессор генерирует сигналы RD* и WR*. Возможна адресация до 64К внешней памяти.

Адрес может иметь размер один или два байта. Однобайтовая адресация часто используется при страничной организации ОЗУ. При использовании двухбайтовой адресации старший байт адреса выводится через порт 2.

Внутренняя память данных (DSEG) может быть (как показано на рис.12.6) разделена на три условных блока-«нижний» (lower), «верхний» (upper) и блок Регистров Специальных Функций (SFR).

Внутренняя память данных всегда адресуется байтом, что определяет 256 байт ее адресного пространства. Блок верхних 128 байт и блок SFR занимают одно и то же адресное пространство - от 80h до FFh, но разделены физически. Прямая адресация осуществляет доступ к блоку SFR, а косвенная - к блоку верхних 128 байт.

Верхняя 128-байтная половина ОЗУ в микросхеме 8051 отсутствует, но имеется в ряде МК других типов (8032Х, 8052Х, 8752Х и др.)

Рис. 12.6. Структура внутренней память данных

Блок нижних 128 байт присутствует на всех кристаллах MCS-51 и может адресоваться как прямо, так и косвенно.

С другой стороны, для хранения булевых данных в архитектуре MCS-51 предусмотрено одноразрядное линейно упорядоченное пространство BSEG объемом 256 байт, которое физически совмещено с байтовым пространством данных DSEG. При этом одна часть пространства BSEG попадает в область Lower 128 DSEG, а другая часть BSEG - в область SFR DSEG.

На рис. 12.7. показано использование ячеек памяти блока нижних 128 байт.

Рис.12.7. Блок нижних 128 байт внутреннего ОЗУ

Первые 32 байта блока сгруппированы в 4 банка (RB0-RB3) по 8 восьмиразрядных регистров. Инструкции программы могут оперировать с ними как с регистрами общего назначения R0-R7. Банки переключаются программно разрядами RS регистра Слова Состояния Программы (PSW). Регистровые банки позволяют более эффективно использовать память программ, так как регистровые инструкции короче, чем прямая адресация. Регистры R0 и R1 каждого банка реализуют также функции 8-разрядных указателей данных.

Следующие за регистровыми банками 16 байт образуют блок побитно - адресуемого пространства (BSEG). Набор инструкций семейства MCS-51 содержит широкий набор операций над битами, а 128 бит (16 байт * 8) в этом блоке могут быть прямо адресованы. Битовые адреса имеют значения от 00h до 7Fh.

Размещение регистров специальных функций SFR изображено в табл.12.2. Эти регистры включают в себя регистры портов, таймеры, средства управления периферией, доступные при прямой адресации.

Таблица12.2

Регистры специальных функции (SFR) при байтной адресации

(Символ «*» обозначает возможность побитной адресации регистров).

Для 16 адресов в пространстве SFR имеется возможность как байтовой, так и битовой адресации (рис.2.9). Побитно - адресуемыми регистрами являются регистры, чей шестнадцатиричный адрес заканчивается на 0 или 8. Битовые адреса в этой области (BSED) располагаются со значения 80h по FFh. Все семейство MCS-51 имеет базовый набор SFR, как микросхеме 8051по тем же адресам. Однако в кристаллах, представляющих собой дальнейшее развитие 8051, имеются и некоторые дополнительные регистры (АЦП, сторожевого таймера и т.д.), отсутствующие в базовом варианте.

Основным арифметическим регистром является аккумулятор A. Команды, предназначенные для побитной работы с аккумулятором, применяют мнемонику «ACC». Например:

MOV ACC.0,C ;пересылка в младший бит аккумулятора флага переноса.

Регистр B служит расширением аккумулятора A и необходим для операций умножения и деления, при этом он является как источником, так и приемником операндов. В остальных операциях функция регистра B определяется пользователем.

Регистр слова состояния программы (PSW) содержит статусные биты, отражающие текущее состояние процессора: признаки переноса, переполнения, четности и др.

Указатель стека SP используется для указания на вершину стека в операциях записи в стек и чтения из него (неявно используется командами PUSH, POP,CALL, RET, RETI). По аппаратному сбросу ЦП устанавливается в значение 07h (область стека начинается с адреса внутренней памяти данных 08h) и инкрементируется при каждой записи в стек. Глубина стека возможна до 256 байт.

Указатель данных DPTR состоит из двух байт: старшего - DPH и младшего - DPL. Обращение - только байтное, отдельно к старшему и младшему байтам. Используется как 16-ти или 8-битовый указатель адреса при пересылке констант из памяти программ (CSEG) и при доступе к переменным из внешней памяти данных (XSEG), а также для организации передачи управления.

При сбросе МК все регистры устанавливаются в исходное состояние. Программный счетчик PC принимает значение 0000H, аккумулятор A-00H, B-00H, PSW-00H, SP-07H, DPTR-0000H.