Параллельный регистр

Параллельный регистр предназначен для обработки информации только в параллельной форме (1,3,4 и 7 микрооперации над кодовыми словами). Поэтому образующие его разрядные схемы не связаны между собой. Простейший параллельный регистр может быть выполнен на RS-триггерах (рис. 1).

Рис. 1. Схема параллельного регистра

Он содержит N триггеров, входы синхронизации которых объединены между собой. На его входы x_N-1, …, x₀ и x_N-1, …, x₀ информация подается в прямом и обратном кодах, а с выходов Q_N-1, …, Q₀ снимается только в обратном коде. Следовательно, это однотактный регистр с парафазными входами и однофазным инверсным выходом. Запись информации в такой регистр выполняется за один такт синхронизации.

Если для записи в данном регистре используется только прямой или обратный входной код, то запись информации выполняется за два такта синхронизации. По первому такту необходимо сбросить или установить все триггеры регистра (подачей на соответствующие входы активного логического уровня), а по второму – записать в регистр новую информацию.

Если в данной структуре RS-триггеры заменить на D-триггеры, получится однотактный регистр с однофазным входом. Быстродействие такого регистра при использовании однофазного входного сигнала будет в два раза выше, так как для записи информации необходим только один импульс синхронизации.

Используя различные входные комбинационные схемы, можно разработать разрядные схемы, реализующие необходимые алгоритмы работы параллельных регистров. На рис. 2 приведена разрядная схема, обеспечивающая запись информации с двух направлений. Используя такие разрядные схемы, можно построить многотактный параллельный регистр.

Рис. 2. Разрядная схема параллельного регистра, реализующая запись с двух направлений