Применение ИС К155ИР11 в качестве последовательного регистра сдвига влево.

5.3. УНИВЕРСАЛЬНЫЕ РЕГИСТРЫ

Часто требуются более сложные регистры: с параллельной синхронной записью информации, реверсивные, реверсивные с параллельной записью информации. Такие регистры называютуниверсальными. Рассмотрим одну из таких микросхем 74194 (аналог К155ИР11) – 4-разрядный двунаправленный универсальный регистр сдвига (рис. 5.4).

Рис. 5.4 Универсальный регистр – микросхема 74194

Возможны 4 режима работы данного регистра:

• параллельная загрузка;
• сдвиг вправо (в направлении от Q1 к Q4);
• сдвиг влево (в направлении от Q4 к Q1);
• блокировка.

Синхронная параллельная загрузка осуществляется путем подачи 4 разрядов данных на параллельные входы (D1–D4) и установки сигнала высокого уровня на обоих управляющих входах S0 и S1. Данные загружаются в соответствующие триггеры и появляются на выходах после прохождения фронта тактового импульса. Во время загрузки последовательное перемещение данных запрещено.

Сдвиг вправо осуществляется синхронно с прохождением фронта тактового импульса при установке на входе S0 сигнала высокого, а на входе S1 сигнала низкого уровней. В этом режиме данные в последовательной форме поступают на вход сдвига вправо (DR). При установке на управляющем входе S0 сигнала низкого, а на входе S1 сигнала высокого уровней данные синхронно сдвигаются влево, а новые данные поступают на последовательный вход сдвига влево (DL).

Режим блокировки реализуется при подаче на оба управляющих входа сигнала низкого уровня. Режим работы ИС следует изменять только при высоком уровне тактового импульса.

8.1. Последовательные регистры сдвига

Схема одного из наиболее типичных регистров сдвига по- показана на рис. 8.2. Этот регистр реализован на четырех D-триггерах. Такой регистр называется 4-разрядным реги- регистром сдвига, поскольку он позволяет хранить 4 двоичных разряда данных: А, В, С, D.

С помощью табл. 8.1 и рис. 8.2 проследим за работой этого устройства. Сначала очистим регистр (установим уровни логического 0 на его выходах А, В, С, D). Для этого нужно подать логический 0 на вход очистки CLR. Получен- Полученному состоянию регистра сдвига соответствует строка

1 табл. 8.1. До прихода тактового импульса выходы реги- регистра остаются в состоянии 00004 Подадим первый импульс на синхронизирующий вход CLK; индикатор покажет число ч1000 (строка 3 табл. 8.1), поскольку на тактовом импульсе .t логическая 1 с информационного входа триггера ТА пере- переносится на его выход Q. Теперь при наличии логической 1 на информационном входе регистра эта единица с каждым тактовым испульсом вводится в разряд А, а вве- введенные ранее единицы сдвигаются на одну позицию (раз- (разряд) вправо (тактовые импульсы 2 и 3; табл. 8.1). Точно так же при подаче на информационный вход логического 0 этот

нуль при каждом тактовом импульсе вводится в разряд А,а введенные ранее единицы и нули сдвигаются вправо (так- (тактовые импульсы 4-8, см. табл. 8.1). Перед приходом такто-

тактового импульса 9 на информационном входе устанавливает- устанавливается 1, а перед приходом импульса 10 этот вход возвращается к 0. В результате во время действия тактовых импульсов 9-13 введенная в регистр (на импульсе 9) единица будет смещаться на индикаторе вправо. Строка 15 табл. 8.1 по-казывает, что на импульсе 13 эта единица покидает крайний

правый разряд регистра сдвига и теряется. Напомним, что D-триггер называют также триггером

с задержкой. Он просто передает информационный сигналу с входа D на выход Q с задержкой на один такт. Устройство, схема которого приведена на рис. 8.2, назы- называется последовательным^ регистром сдвига. Термин «по- «последовательный» отражает тот факт, чтов этот регистр данные вводятся поразрядно. Например, чтобы ввести в ре- регистр двоичную комбинацию 0111, нужно пройти всю по- последовательность состояний от строки 1 до строки 6 в табл. 8.1. Последовательная загрузка 4-битовой комбина- ции 0111 в последовательный регистр сдвига осуществляет- осуществляется за 5 тактов (строку 2 можно исключить). Как видно из табл. 8.1 (строки 10-14), за 5 тактов осуществляется и за- загрузка комбинации 0001.Другой способ загрузки регистра-параллельная (или расширенная) загрузка, при которой все информационные биты (разряды) вводятся в регистр одновременно «по ко- команде» одного тактового импульса. Примером параллель- параллельного регистра является рассмотренный в гл. 6 4-разрядный фиксатор 7475. Все 4 бита двоичной комбинации загру- загружаются в этот фиксатор при наличии ВЫСОКОГО уровня на разрешающем входе (аналогичном синхронизирующему входу).

Регистр сдвига на рис. 8.2 можно трансформировать в 5-разрядный, добавив в схему еще один D-триггер. Ре- Регистры сдвига обычно бывают 4-, 5- или 8-разрядными. В них можно использовать не только D-триггеры, но и триггеры другого типа (например, JK-триггеры или так- тактируемые RS-триггеры).

В этом разделе мы обсудим несколько способов использо- использования универсального регистра сдвига 74194. На рис. 8.7, а и б показано применение микросхемы 74194 в качестве по- последовательного регистра. Последовательный регистр сдви- сдвига вправо показан на рис. 8.7, а. Он работает точно так же, как последовательный регистр сдвига, рассмотренный в разд. 8.1 (рис. 8.2). Табл. 8.1 можно использовать для описания состояний этого нового регистра. Чтобы микро-

микросхема 74194 работала в режиме сдвига вправо, управляющие входы (входы задания режима) SO и S1 должны находиться в указанных на рис. 8.7,а состояниях (S0= I, SI =0). Сдвиг вправо определяется как сдвиг от Qa к Qj). Регистр на рис. 8.7, а сдвигает данные вправо, на выходе Qo они

теряются.

На рис. 8.7,6 показано несколько иное использование той же микросхемы. Во-первых, данные поступают на по- последовательный вход сдвига влево и, во-вторых, изменены состояния управляющих входов. В такой регистр на ка- каждом тактовом импульсе данные вводятся в разряд D (вы- (выход Qo) и сдвигаются по направлению к разряду Л (выход QA- Мы получаем последовательный регистр сдвига влево кольцевого перемещения информации).