Блок арифметики с плавающей запятой

/* Данная программа демонстрирует использование чисел с плавающей запятой

*

* Она выполняет следующее:

* 1. Считывает 2 числа с плавающей запятой из терминального окна

* 2. Выполняет над считанными числами операции сложения, вычитания, умножения и

* деления и выводит результаты в терминальное окно

*/

int main(void)

{

float x, y, add, sub, mult, div;

while(1)

{

printf ("Enter FP values X Y:\n");

scanf ("%f", &x); //считываем 1 число

printf ("%f ", x); //выводим его в терминальном окне

scanf ("%f", &y); //считываем 2 число

printf ("%f\n", y); //выводим его в терминальном окне

add = x + y;

sub = x - y;

mult = x * y;

div = x / y;

printf ("X + Y = %f\n", add); //выводим в терминальное окно результаты

printf ("X - Y = %f\n", sub);

printf ("X * Y = %f\n", mult);

printf ("X / Y = %f\n", div);

}

}

3.5. Модификация процессорной системы «DE2-70 Media Computer»

С помощью средства SOPC Builder приложения Quartus II можно модифицировать процессорную систему «DE2-70 Media Computer». Подробное описание выполняемых для этого действий содержится в части 1 настоящего учебного пособия, а также в [5].

Чтобы модифицировать систему, необходимо иметь все её файлы с исходными кодами. Процессорная система «DE2-70 Media Computer» доступна в двух версиях, с использованием языка Verilog или VHDL. Также необходимо установить исходные коды для контроллеров периферийных устройств ввода/вывода. Эти устройства предоставлены в форме ядер интеллектуальной собственности (IP) и включены в пакет, доступный в разделе университетской программы Altera University Program IP Cores. Табл. 3.3 содержит имена IP ядер, которые используются в процессорной системе. Соответствующие файлы проекта «DE2-70 Media Computer» могут быть открыты в пакете Quartus II. Каждое ядро имеет ряд установок, которые назначаются в SOPC Builder, и включает спецификацию, содержащую подробную документацию.

Таблица 3.3

IP- ядра, используемые в процессорной системе.

Шаги необходимые для модификации системы.

1) Инсталлируйте IP ядра с сайта Altera.com.

2) Скопируйте исходные файлы проекта для «DE2-70 Media Computer» из раздела университетской программы на сайте. Эти файлы могут быть найдены в разделе Design Examples.

3) Откройте файл DE2-70_Media_Computer.qpf. При этом произойдет открытие проекта процессорной системы «DE2-70 Media Computer» с помощью пакета Quartus II.

4) Запустите SOPC Builder и модифицируйте процессорную систему, как описано в разделе 1 настоящего пособия.

5) Выполните генерацию модифицированной системы, используя соответствующую кнопку SOPC Builder.

6) Может понадобиться модифицировать Verilog или VHDL код верхнего уровня (DE2-70_Media_System.v/vhd), если потребуется добавить или удалить некоторую периферию из системы.

7) Скомпилируйте проект в Quartus II.

8) Загрузите модифицированную процессорную систему в кристалл ПЛИС на плате.

3.6. Реализация процессорной системы «DE2-70 Media Computer» после включения питания стенда

Процессорная система «DE2-70 Media Computer» может быть автоматически реализована в стенде после включения его питания. Для этого необходимо сохранить в энергонезависимой конфигурационной памяти, содержащейся на плате, файл конфигурирования процессорной системы, имеющий расширение .pof. Если файл программирования имеет формат .sof, то его вначале необходимо преобразовать с помощью Quartus II в формат .pof. После чего, пользователю необходимо запустить Programmer и включить в нем режим программирования Active Serial Programming. Приложение Programmer попросит указать устройство, в которое будет загружена конфигурация. Таким устройством на стенде DE2-70 является EPCS16. Перед непосредственным программированием следует передвинуть переключатель “RUN/PROG”стендав положениеPROG. После завершения программирования следует перевести переключатель в положение RUN, выключить и повторно включить стенд.