Наращивание разрядности шифраторов

В качестве примера на рис. 8.9 показан принцип увеличения разрядности 8-входового шифратора до 10-входового.

Сигналы и блокируют входы младших разрядов – шифратора, устанавливая высокий уровень сигнала на входе МСХ. Также сигналы и формируют четвертый разряд на выходе И-НЕ, а сигнал на выходе логического элемента И формирует младший разряд цифры 9 (поразрядное ИЛИ).

На рис. 8.10 представлен вариант наращивания разрядности шифраторов, позволяющий удвоить число входов.

Выход ИС, обрабатывающей сигналы, имеющие больший приоритет, соединяется со входом ЕI ИС, обрабатывающей сигналы с меньшим приоритетом. Если на входы ИС, обрабаты

вающей сигналы с большим приоритетом, не поступает ни одного активного сигнала, то значение выхода

устанавливается равным 0 и тем самым разрешается обработка входных сигналов с меньшим приоритетом, поступающих на соответствующие сигналы с большим приоритетом, автоматически запирает все ИС, обрабатывающие сигналы с меньшим приоритетом. Старший выходной разряд шифратора берется с выхода

шифратора с меньшим приоритетом, поскольку высокий уровень на нём устанавливается при наличии входных сигналов на входах предыдущего (старшего) шифратора. ИС.

На приведённом рисунке управляющий вход

старшей по приоритету МСХ (D1) заземлён, чем обеспечено её активное состояние. Разрешающий сигнал по выходу этой же МСХ

соединён со входом

МСХ (D2), обрабатывающей сигналы с низким приоритетом. Выходные разряды одинаковых весов обеих микросхем

–

попарно объединены через логическое ИЛИ, например:

= & = .

Старший разряд берётся с выхода МСХ (D2), поскольку при наличии сигналов с высоким приоритетом на входах D1 на её выходе = 1, вследствие чего на выходе МСХ (D2) – высокий уровень.

1 23

Дата добавления: 2015-04-05; просмотров: 5023;