Коммутаторы цифровых и аналоговых сигналов

Поскольку канал полевого транзистора размыкается и замы­кается при изменениях управляющего потенциала и затвор тока управ­ления не потребляет, полевой ключ может разрывать последовательные электрические цепи. Такой электронный контакт и цепь его нагрузки с источником управляющего потенциала гальванически не связаны.Наэтом основан принцип, как одиночного ключа коммутации, так и многопозиционных полупроводниковых переключателей (так назы­ваемых коммутаторов).

Коммутаторы могут иметь много входов и один выход или быть дифференциальными. Дифференциальный канал коммутации посылает выбранный сигнал из двух входных проводов в два выходных. По-другому, такой коммутатор обслуживает дифференциальные источники сигналов, передавая токи на дифференциальный приемник.

Для коммутаторов КМОП важно, что их электронные контакты двунаправленные: сигнал можно подать на выход коммутатора (это теперь одиночный вход), и, выбрав адрес, направить ток на один из многих входов (номинально—выходы). Коммутаторы КМОП про­пускают как аналоговые, так и цифровые сигналы.

Микросхемы К176КТ1 и К561КТ3—это четырехканальные комму­таторы цифровых и аналоговых сигналов, которые имеют одинаковую функциональную схему и цоколевку (рис. 10.8). Каждый ключ имеет вход и выход сигнала, а также вход разрешения прохождения сигна­ла EI. Эквивалентная схема ключа в К176КТ1 — однополюсная, т. е. только на замыкание электронного контакта. Здесь управляющей «кнопкой» сложит вход EI. В микросхеме К561КТЗ—ключ двойной, оппозитный: когда проходной канал разомкнут, вход заземляется, если канал замк­нут, вход его отсоединяется от нуля напряжения. Управляются оба «кон­такта» также от одного выхода EI. Активный уровень на входе EI, замыкающий канал, для КТ1 и КТЗ одинаковый — высокий.

Канал проводимости в этих коммутаторах двунаправленный. Для микросхемы К176КТ1 сопротивление канала составляет примерно 500 Ом (при уровне открывающего напряжения 9 В на входе EI), причем степень идентичности сопротивлений каналов может достигать ±10 Ом. Канал пропустит цифровые уровни с амплитудой до U_ип либо аналоговые с амплитудой (от пика до пика) до U_ип/2.

Коммутатор КТ1 можно применять в следующих аналоговых узлах: переключатели-мультиплексоры, ключи выборки сигнала, коммутационные ключи и т.д.

10.4 Преобразователи уровней логических сигналов

Для возможности использования различных типов логики в одном устройстве необходимо согласование их по уровням сигнала.

Существует несколько типов микросхем КМОП, содержащих от четырех до шести каналов (с инверсией или без инверсии), предназначен­ных для согласования логических уровней КМОП (напряжение высокого уровня 3...15 В, низкого—нуль) и ТТЛ (напряжение высокого уровня не менее 2,3 В, низкого—не более 0,3 В). Большинство схем преобразует уровни от КМОП к ТТЛ.

Преобразователь уровня от КМОП к ТТЛ К176ПУ1 содержит пять инверторов (рис. 10.9). Для него требуется два источника питания 5 В (вывод 1) и 9 В (вывод 14). Этот преобразователь можно использовать также в тех устройствах логики КМОП, где требуются большие выходные токи.

Время переходного процесса преобразования уровней (от низкого к высокому) не превышает 50...100 нс, от высокого к низкому 16...40 нс.

Преобразователь уровня от ТТЛ к КМОП К564ПУ6 (рис. 10.10, а) содержит четыре канала сдвига логических уровней (СУ) от низкого напряжения к высокому. На микросхе­му подают два напряжения питания: на вывод 1 - коллекторное U_ипк=5 В, на вывод 16 - стоковое U_ипс до 15 В. В этом случае получается преобразование логических уровней ТТЛ в уровни КМОП. Входные данные (ТТЛ) подаются на входы А—D, выходные (КМОП) выделяются на выхо­дах Q_A-Q_D. Каждый каскад СУ имеет также входы разрешения ЕА - ED. Преобразование ТТЛ-КМОП (без инверсии данных) разрешается при высоких уровнях на входах ЕА—ED. При низком уровне на входе разрешении соответствующий выход данных переходит в разомкнутое состояние Z.

10.5 Триггеры

Одно из наиболее распространенных импульсных устройств, относящихся к базовым элементам цифровой техники – триггер.

Триггером называют устройство, обладающее двумя состояниями устойчивого равновесия и способное скачком переходить из одного состояния в другое под воздействием внешнего управляющего сигнала.

Состояния устойчивого равновесия характеризуются тем, что после слабого внешнего воздействия устройство возвращается в исходное состояние, т. е. токи и напряжения принимают исходные значения в отличие от состояния неустойчивого равновесия, при котором любое слабое внешнее воздействие нарушает это состояние.

Для перехода триггера из одного устойчивого состояния в другое необходимо, чтобы входной сигнал превысил пороговое значение.

Допустим, что на входах R и S (рис. 10.11,а) сигналы равны 0, а на прямом выходе Q сигнал равен 1. Тогда на инверсном выходе сигнал равен 0, так как на одном из входов (соединенном с Q) логического элемента ИЛИ - НЕ сигнал ра­вен 1. На обоих входах верхнего элемента, сигнал 0, поэтому Q=l. Очевидно, при R=0, S=0 возможно и второе устойчивое состояние, при котором Q=0, =1. Нетрудно видеть, что при S=1, R=0 триггер оказывается в первом устойчивом состоянии (Q=l, =0), а при S=0, R=1 - во втором устойчивом состоянии (Q=0, =l) Комбинация S=1, R=1 недопустима.

Рассмотренный триггер называют RS-триггером. Вход S назы­вается установочным (от англ. set - устанавливать), а вход R — входом сброса (от англ. reset — вновь устанавливать). При S=1 триггер устанавливается в состояние 1 (Q=l, =0), при R=1 — сбрасывается в состояние 0 (Q=0, =1). Работа такого триггера описывается таблицей истинности (табл. 10.9).

Таблица 10.9 - Таблица истинности RS-триггера

Аналогично работает RS-триггер на элементах И - НЕ (рис. 10.11, в) с той разницей, что он должен иметь инверсные входы, т. е. устанавливаться в состояние 1 при S=0 и сбрасываться в со­стояние 0 при R=0. Запрещенная комбинация входных сигналов для этой схемы — 0, 0.

Триггеры можно классифицировать по функциональному при­знаку и по способу управления. По функциональному признаку различают триггеры RS, D, Т, JK, и других типов, по способу управ­ления — асинхронные и синхронные (тактируемые). Рассмотренный RS-триггер относится к асинхронным, так как переход его из одного состояния в другое происходит в темпе поступления сигналов на информационные (R, S) входы и не связан с тактовыми сигналами. В синхронных триггерах помимо информационных имеется вход тактовых (синхронизирующих) сигналов и переключения триггера происходят только при наличии тактового сигнала. Синхронный режим работы является основным в ЭВМ. На рис. 10.12, а, б приве­дены схема и условное обо­значение синхронного RS-триггера на элементах И — НЕ. Схема рис. 10.12. отличается от схемы асинхронного триггера (см. рис. 10.11, б) наличием двух дополнительных элементов И - НЕ, благодаря которым управляющие сигналы проходят на входы R и S только при воздействии на синхронизирующий вход сигнала 1 (С=1).

Для приема информации по одному входу используются D- триггеры (от англ. delay — задержка). На рис. 10.13, а, б приведе­ны схема и условное обозначение D-триггера на элементах И - НЕ. D-триггер переходит в состояние 1 (Q=l), если в момент прихода синхронизирующего сигнала (С=1) на его информационном входе сигнал 1 (D=l). В этом состоянии триггер остается и после окончания сигнала на входе D до прихода очередного син­хронизирующего сигнала, возвращающего триггер в состояние 0. Таким образом, D-триггер «задерживает» поступившую на его вход информацию на время, равное периоду синхронизирующих сигна­лов.

Т-триггер (от англ. tumble — опрокидываться, кувыркаться), или счетный триггер, имеет один информационный вход и переходит в противоположное состояние в результате воздействия на его вход каждого очередного сигнала. Название «счетный» (или «со счетным запуском») связано с широким применением Т-триггеров в счет­чиках импульсов. На рис. 10.14, а, б приведены условное обозна­чение и временные диаграммы Т-триггера.

Т-триггеры выполняют на основе двух последовательно соеди­ненных RS-триггеров (MS-схема), первый из которых называют ведущим (от англ. master — хозяин), а другой— ведомым (от англ. slave — раб).

На рис. 10.15 а, б приведены схемы и условное обо­значение МS-триггера (двухступенчатого триггера), в котором триггер T1— ведущий, а триггер Т2— ведомый. При поступлении сигналов на информационные входы R или S триггера T1 он при­нимает соответствующее состояние (0 или 1) в момент, когда C1=l. Сигналы с выходов 1, Q1 ведущего триггера не проходят в ведомый, поскольку С2=0. Информация пройдет в ведомый триг­гер только по окончании синхронизирующего сигнала (C1=0, С2=1) и будет отображена на выходах Q2, 2.

Для получения двухступенчатого Т-триггера достаточно ввести обратные связи (на рис. 10.15, а показаны пунктиром) и использо­вать вход C1 как информационный (Т). Тогда при Т=1 триггер T1 устанавливается в состояние, противоположное состоянию триггера Т2 (например, при Q2=0, 2=l - в состояние Q1=l, 1=0). А при Т=0 триггер Т2 переходит в состояние, совпадающее с состоя­нием триггера Т1 (Q2=l, 2=0). Таким образом, на выходах Q2, 2 сигнал изменяется на противоположный по окончании каждого очередного импульса Т, что соответствует диаграмме рис. 10.14, б.

Универсальный триггер, или JК-триггер, имеет информацион­ные входы J и К и синхронизирующий вход С (рис. 10.16, a). JK-триггер получают из двухступенчатого Т-триггера путем использо­вания трехвходовых элементов И - НЕ во входных цепях ведуще­го триггера подобно тому, как используют двухвходовые элементы И - НЕ в схеме рис. 10.12, а. Использование третьих входов эле­ментов И - НЕ позволяет реализовать два дополнительных информационных входа: J и K. При J=K=1 триггер изменяет свое состояние на про­тивоположное в момент окончания каждого синхронизирующего сиг­нала. Таким образом, соединяя входы JК-триггера по схеме рис. 10.16, б, получают Т-триггер.

Используя вход J как вход S, а К—как R, реализуют синхронный RS-триггер, особенность которого состоит в том, что при комбинации R=S=1, запрещенной для обычного RS-триггера, он переключается на каждый синхронизирующий сигнал. Добавлением инвертора на входе JК-триггера получают D-триггер (рис. 10.16, в).

Все типы триггеров, реализуемые на основе JK-триггера, дают задержку в появлении выходных сигналов, равную длительности синхронизирующего сигнала.

Рассмотренные триггеры относятся к статическим триггерам, реагирующим на уровни входных сигналов. Существуют также ди­намические триггеры, которые реагируют на перепады уровней сиг­налов. На рис. 10.17, а приведено условное обозначение синхронного RS-триггера, реагирующего на перепад уровня сигнала от 0 к 1, а на рис. 10.17, б - то же, для триггера, реагирующего на пере­пад от 1 к 0. В первом случае входы называют прямыми динами­ческими, во втором — инверсными динамическими.

Наибольшее распространение получили статические JK- и D-триггеры, выполняемые в виде интегральных микросхем, напри­мер К155ТМ5 (4 D-триггера), К176ТВ1 (2 JK-триггера).